ASIC、FPGA、DSP、通用處理器是多媒體處理常用四種實現(xiàn)手段。近年來,異構多核處理器,即“主核心+協(xié)處理器”發(fā)展迅速,對多媒體處理的能力大大增強,受到越來越多的重視�；谶@種異構多核處理器,開展視頻編解碼關鍵技術的探索,對異構多核處理器在多媒體領域的應用具有重要的意義。本文通過對Cell異構多核處理器體系結構的研究,結合常見多媒體的解壓縮算法MPEG-2及其基本系統(tǒng)的解碼技術,提出了一種基于Cell異構多核處理器的多媒體數(shù)據處理方法,即通過多核間的數(shù)據流分解、數(shù)據同步及SIMD并行加速處理等方面的緊密配合達到最佳的系統(tǒng)處理性能。本文探討了在Cell處理器實現(xiàn)MPEG-2解碼的詳細過程,包括主處理器與協(xié)處理器間數(shù)據處理以及部分函數(shù)并行算法實現(xiàn)。并在上述研究工作的基礎.上,以一個MPEG-2解碼器為例,具體實現(xiàn)其在Cell處理上的移植和優(yōu)化。實驗表明,采用本文的方法后,解碼性能有顯著提升。多媒體處理是異構多核處理器的重要應用之一,本文研究的基于Cell異構多核處理器的MPEG-2視頻解碼優(yōu)化技術及解碼模型可以進一步擴展到MPEG-4、H.264等視頻解碼的研究與應用中。 

【文章來源】：浙江大學浙江省211工程院校985工程院校教育部直屬院校

【文章頁數(shù)】：71 頁

【學位級別】：碩士

【文章目錄】：
致謝
摘要
Abstract
1 緒論
    1.1 課題研究背景
        1.1.1 多核處理器的發(fā)展趨勢
        1.1.2 多媒體技術及其處理需求
    1.2 研究內容
2 Cell處理器的異構多核體系結構
    2.1 Cell處理器
        2.1.1 Cell處理器產生的歷史
        2.1.2 Cell處理器的體系結構
    2.2 Cell處理器編程概述
        2.2.1 基本編程模型
        2.2.2 PPE和SPE的向量指令集
        2.2.3 PPE和SPE間數(shù)據通信方式
        2.2.4 程序編譯及控制流
3 MPEG-2的視頻壓縮算法
    3.1 MPEG-2視頻標準簡介
    3.2 MPEG-2視頻編碼結構
    3.3 MPEG-2視頻解碼過程
4 MPEG-2解碼在Cell處理器上的加速方法
    4.1 移植方案
    4.2 分解方案
    4.3 加速及優(yōu)化方案
        4.3.1 IDCT的SIMD并行加速
        4.3.2 DMA優(yōu)化
        4.3.3 編譯器優(yōu)化
5 MPEG-2解碼的軟件程序設計
    5.1 程序移植及分解工作
    5.2 2維IDCT算法的SIMD實現(xiàn)
        5.2.1 1維IDCT的并行實現(xiàn)
        5.2.2 矩陣轉置的SIMD實現(xiàn)
    5.3 MEPG-2解碼過程的DMA實現(xiàn)
        5.3.1 DMA過程實現(xiàn)及優(yōu)化
        5.3.2 三緩存區(qū)的優(yōu)勢
    5.4 減少分支預測錯誤
6 實驗數(shù)據及分析
    6.1 測試環(huán)境及平臺
    6.2 用于測試的MPEG-2視頻流
    6.3 性能分析
7 總結與展望
    7.1 總結
    7.2 改進方向和未來工作展望
參考文獻
作者簡歷


【參考文獻】：
博士論文
[1]多核處理器的訪存模擬與優(yōu)化技術研究[D]. 高翔.中國科學技術大學 2007
[2]嵌入式異構多核處理器設計與實現(xiàn)關鍵技術研究[D]. 岳虹.國防科學技術大學 2006

碩士論文
[1]基于嵌入式Linux操作系統(tǒng)的MPEG-4解碼器的研究與設計[D]. 岳忠義.貴州大學 2006
[2]支持JPEG/MPEG2的可重構解碼芯片的研究與設計[D]. 陳海波.東南大學 2006
[3]龍芯2號多媒體指令集在MPEG-2視頻解碼中的應用[D]. 張逸溦.中國科學院研究生院（計算技術研究所） 2004
[4]基于MPEG—2的數(shù)字視頻壓縮技術的研究[D]. 王琪.西北工業(yè)大學 2001



本文編號：3638855