DDS是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù),標(biāo)志著第三代頻率合成技術(shù)的出現(xiàn)。課題研究了采用SOPC方案設(shè)計DDS函數(shù)信號發(fā)生器。頻率合成采用DDS技術(shù),利用DSP Builder建立正弦波、方波、鋸齒波、三角波、調(diào)幅波、調(diào)頻波、調(diào)相波、二進制幅移鍵控波、二進制頻移鍵控波和二進制相移鍵控波的DDS模型,采用Signal Compiler工具生成VHDL文件,在QuartusⅡ工程中生成一個可調(diào)用的DDS元件。在QuartusⅡ工程中,將DDS元件、NiosⅡ軟核處理器和PLL電路設(shè)為工程的頂層實體,設(shè)置FPGA的型號后重新編譯工程,生成FPGA硬件的配置文件,完成FPGA硬件電路的設(shè)計。FPGA的硬件電路和FPGA外圍的Flash電路、SDRAM電路、DAC電路、LPF電路、功率放大電路、LCD顯示電路、鍵盤電路、配置電路、時鐘電路、復(fù)位電路和電源電路構(gòu)成DDS函數(shù)信號發(fā)生器的硬件電路。軟件的開發(fā)利用NiosⅡ IDE平臺,采用C語言編程。程序編譯、調(diào)試／運行成功后,使用Flash Programmer編程將FPGA的硬件配置文件下載到EPCS配置芯片,軟件的可執(zhí)行文件... 

【文章來源】：中南大學(xué)湖南省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：87 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
        1.1.1 頻率合成技術(shù)的發(fā)展及現(xiàn)狀
        1.1.2 函數(shù)信號發(fā)生器的發(fā)展及現(xiàn)狀
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 課題研究的內(nèi)容
    1.4 課題研究的意義
    1.5 本文的結(jié)構(gòu)
第二章 DDS函數(shù)信號發(fā)生器的整體設(shè)計
    2.1 DDS函數(shù)信號發(fā)生器的功能及指標(biāo)
    2.2 設(shè)計方案的論證與選擇
    2.3 SOPC技術(shù)
        2.3.1 NiosⅡ軟核處理器
        2.3.2 Avalon總線
        2.3.3 NiosⅡ的外圍設(shè)備
        2.3.4 SOPC系統(tǒng)的開發(fā)流程
    2.4 DDS函數(shù)信號發(fā)生器的組成框圖
第三章 DDS模型的建立及仿真
    3.1 DDS的基本原理及特點
        3.1.1 DDS的基本原理
        3.1.2 DDS的特點
    3.2 正弦波的DDS子模型的建立及仿真
    3.3 常用波的DDS子模型的建立及仿真
    3.4 模擬調(diào)制波的DDS子模型的建立及仿真
    3.5 數(shù)字調(diào)制波的DDS子模型的建立及仿真
    3.6 DDS函數(shù)信號發(fā)生器的DDS模型的建立及仿真
第四章 DDS函數(shù)信號發(fā)生器的硬件設(shè)計
    4.1 DDS函數(shù)信號發(fā)生器的硬件電路框圖
    4.2 FPGA硬件電路的設(shè)計
        4.2.1 NiosⅡ軟核處理器
        4.2.2 DDS電路
        4.2.3 PLL電路
        4.2.4 生成FPGA硬件電路的配置文件
    4.3 FPGA外圍電路的設(shè)計
        4.3.1 Flash電路
        4.3.2 SDRAM電路
        4.3.3 DAC電路
        4.3.4 LPF電路
        4.3.5 功率放大電路
        4.3.6 鍵盤電路
        4.3.7 LCD顯示電路
        4.3.8 時鐘電路
        4.3.9 配置電路
        4.3.10 復(fù)位電路
        4.3.11 電源電路
第五章 DDS函數(shù)信號發(fā)生器的軟件設(shè)計
    5.1 HAL系統(tǒng)庫
        5.1.1 HAL系統(tǒng)庫的結(jié)構(gòu)
        5.1.2 使用HAL開發(fā)應(yīng)用程序
    5.2 程序設(shè)計
        5.2.1 主程序
        5.2.2 DDS參數(shù)發(fā)送子程序
        5.2.3 按鍵處理子程序
        5.2.4 LCD顯示子程序
第六章 系統(tǒng)驗證與誤差分析
    6.1 系統(tǒng)驗證
    6.2 誤差分析
第七章 總結(jié)與展望
參考文獻
附錄
    附錄1 FPGA硬件電路圖
    附錄2 主程序
    附錄3 DDS參數(shù)發(fā)送子程序
    附錄4 按鍵處理子程序
    附錄5 LCD顯示子程序
    附錄6 系統(tǒng)頭文件程序
致謝
攻讀學(xué)位期間主要的研究成果


【參考文獻】：
期刊論文
[1]NAT9914的設(shè)計及其GPIB接口板的實現(xiàn)[J]. 王軍鋒,楊景常,康麗奎,黃亮.  西華大學(xué)學(xué)報(自然科學(xué)版). 2010(03)
[2]基于FPGA的雙DDS任意波發(fā)生器設(shè)計與雜散噪聲抑制方法[J]. 鄧耀華,吳黎明,張力鍇,李業(yè)華.  儀器儀表學(xué)報. 2009(11)
[3]基于FPGA的可重構(gòu)智能儀器設(shè)計[J]. 王廣昊,肖明清,高成金.  微計算機信息. 2009(29)
[4]基于DDS技術(shù)的程控雙通道正弦PWM脈沖源[J]. 周文利,胡自潔.  儀表技術(shù)與傳感器. 2009(09)
[5]基于FPGA的DDS信號發(fā)生器設(shè)計[J]. 高士友,胡學(xué)深,杜興莉,劉橋.  現(xiàn)代電子技術(shù). 2009(16)
[6]基于FPGA的直接數(shù)字頻率合成器的設(shè)計[J]. 葛磊,夏標(biāo).  電子元器件應(yīng)用. 2009(07)
[7]基于FPGA的直接數(shù)字頻率合成器的設(shè)計[J]. 葛磊,夏標(biāo).  電子元器件應(yīng)用. 2009 (07)
[8]頻率合成技術(shù)發(fā)展淺析[J]. 王兵.  電子信息對抗技術(shù). 2009(03)
[9]基于DSP Builder的通用調(diào)制信號發(fā)生器設(shè)計[J]. 雷國偉,林興元,舒強,黃宏緯,游榮義.  電視技術(shù). 2009(02)
[10]基于DDS技術(shù)的數(shù)字移相正弦信號發(fā)生器的CPLD設(shè)計與仿真[J]. 雷能芳,蘇變玲.  科學(xué)技術(shù)與工程. 2009(04)

碩士論文
[1]基于DDS的信號產(chǎn)生技術(shù)研究[D]. 王晨.西安電子科技大學(xué) 2010
[2]基于SOPC的多種波形發(fā)生器的研究[D]. 梁寧利.南昌大學(xué) 2009
[3]基于LabVIEW和SOPC的智能型函數(shù)發(fā)生器的研究與設(shè)計[D]. 牟濤.西華大學(xué) 2009
[4]基于FPGA函數(shù)信號發(fā)生器的設(shè)計與實現(xiàn)[D]. 黃振華.江蘇大學(xué) 2009
[5]基于SOPC的任意波形發(fā)生器的設(shè)計與實現(xiàn)[D]. 劉金華.哈爾濱工程大學(xué) 2009
[6]基于SOPC的可重構(gòu)DDS信號發(fā)生器的設(shè)計與實現(xiàn)[D]. 王書勛.華北電力大學(xué)（北京） 2008
[7]基于Nios Ⅱ軟核處理器的信號發(fā)生器[D]. 王峰.哈爾濱理工大學(xué) 2007
[8]直接數(shù)字頻率合成器的設(shè)計[D]. 吳曙榮.西安電子科技大學(xué) 2006



本文編號：3549298