提出基于FPGA系統(tǒng)軟硬件平臺(tái),推動(dòng)數(shù)字邏輯、計(jì)算機(jī)組成原理、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、編譯原理、計(jì)算機(jī)操作系統(tǒng)等五門(mén)課程的理論與實(shí)驗(yàn)實(shí)踐銜接貫通,以計(jì)算機(jī)能力建設(shè)平臺(tái)為教學(xué)活動(dòng)提供支撐保障,通過(guò)全方位的教學(xué)績(jī)效評(píng)估,以加強(qiáng)學(xué)生理論知識(shí)學(xué)習(xí)與實(shí)踐動(dòng)手創(chuàng)新能力融合。 

【文章來(lái)源】：實(shí)驗(yàn)技術(shù)與管理. 2020,37(05)北大核心

【文章頁(yè)數(shù)】：5 頁(yè)

【部分圖文】：

骨干系列課程能力建設(shè)融通平臺(tái)

計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)理論與實(shí)驗(yàn)融通是建立在同濟(jì)大學(xué)計(jì)算機(jī)專(zhuān)業(yè)已有的硬件綜合實(shí)踐培養(yǎng)方案的基礎(chǔ)上，進(jìn)行再擴(kuò)展、再拔高、再實(shí)踐。本專(zhuān)業(yè)的本科生已經(jīng)在數(shù)字邏輯、計(jì)算機(jī)組成原理這兩門(mén)課程中完成了在FPGA開(kāi)發(fā)板上對(duì)基本硬件電路、CPU各個(gè)基礎(chǔ)模塊、單周期CPU的實(shí)現(xiàn)，然而現(xiàn)實(shí)應(yīng)用中的CPU大多是流水線CPU，因?yàn)榱魉�CPU技術(shù)能夠極大地提高CPU的處理效率[8-10]。因此，本課程實(shí)驗(yàn)是在已經(jīng)完成的單周期和多周期CPU的基礎(chǔ)上，按照課程培養(yǎng)目標(biāo)進(jìn)行CPU的優(yōu)化實(shí)驗(yàn)，設(shè)計(jì)流水線CPU，依次實(shí)現(xiàn)多功能靜態(tài)流水線CPU和多功能動(dòng)態(tài)流水線CPU，并實(shí)現(xiàn)完備的三級(jí)存儲(chǔ)體系，使學(xué)生具備自己開(kāi)發(fā)、設(shè)計(jì)、實(shí)現(xiàn)計(jì)算機(jī)系統(tǒng)的能力。計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的課程實(shí)驗(yàn)項(xiàng)目的具體任務(wù)包括多個(gè)CPU設(shè)計(jì)的基本實(shí)驗(yàn)和一個(gè)三級(jí)存儲(chǔ)體系設(shè)計(jì)的綜合性實(shí)驗(yàn),均以FPGA開(kāi)發(fā)板、Vivado和Modelsim軟件作為實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)[11-12]。(1）基本實(shí)驗(yàn)一引導(dǎo)學(xué)生設(shè)計(jì)自己的54條MIPS指令的單周期CPU，鞏固學(xué)生已學(xué)習(xí)的CPU的組成部件及基本工作原理的相關(guān)知識(shí)，并以此作為計(jì)算機(jī)組成原理向計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)項(xiàng)目的銜接與過(guò)渡。

【參考文獻(xiàn)】：
期刊論文
[1]計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)課程實(shí)驗(yàn)靜態(tài)流水線CPU的設(shè)計(jì)、實(shí)現(xiàn)與性能分析[J]. 秦國(guó)鋒,胡岳,黃林鈺.  教育現(xiàn)代化. 2018(20)



本文編號(hào)：3542742