天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當前位置:主頁 > 科技論文 > 計算機論文 >

淺析計算機高速數(shù)字電路設(shè)計技術(shù)及優(yōu)化措施

發(fā)布時間:2021-11-09 09:34
  近年來計算機科技在不斷的發(fā)展,各類新技術(shù)層出不窮。在電路設(shè)計的過程中,速度是設(shè)計人員面臨的最大的設(shè)計問題。在CPU芯片集成電路技術(shù)發(fā)展應(yīng)用以來,嵌入式系統(tǒng)中使用的處理器普遍為66-200MHz或更高頻的處理器。為了設(shè)計更加高速的運作系統(tǒng),不僅需要高速器件,還需要相應(yīng)的技術(shù)。高速數(shù)字電路結(jié)合了電子與計算機兩種技術(shù),能夠滿足設(shè)計需求。 

【文章來源】:農(nóng)家參謀. 2020,(06)

【文章頁數(shù)】:1 頁

【部分圖文】:

淺析計算機高速數(shù)字電路設(shè)計技術(shù)及優(yōu)化措施


高速數(shù)字系統(tǒng)電路布局

【參考文獻】:
期刊論文
[1]計算機高速數(shù)字電路設(shè)計技術(shù)及優(yōu)化策略[J]. 王威.  通訊世界. 2016(20)



本文編號:3485078

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3485078.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶875d3***提供,本站僅收錄摘要或目錄,作者需要刪除請E-mail郵箱bigeng88@qq.com