發(fā)布時(shí)間：2021-10-23 20:32

　　隨著片上系統(tǒng)中處理器核數(shù)目的增加以及計(jì)算任務(wù)復(fù)雜度的提高,提升片上系統(tǒng)的速度以及性能可以通過在芯片內(nèi)集成多個(gè)處理器核實(shí)現(xiàn),但是,芯片內(nèi)處理器核之間的數(shù)據(jù)通信量會(huì)隨著處理器核數(shù)目的增多而增加。因此,芯片的性能不僅僅取決于處理器內(nèi)核的運(yùn)行速度,而更多地受處理器核之間數(shù)據(jù)傳輸效率的影響。芯片上的多核互聯(lián)通信結(jié)構(gòu)成為制約片上系統(tǒng)性能的重要因素之一。論文圍繞多核處理器片上系統(tǒng)的互聯(lián)通信結(jié)構(gòu)開展研究,主要工作如下:（1）本文首先介紹了多核處理器的發(fā)展現(xiàn)狀,并調(diào)研了多款業(yè)界多核DSP架構(gòu)。然后探討了多核處理器片上系統(tǒng)的互聯(lián)結(jié)構(gòu),對片上總線的類型和協(xié)議以及總線上的互聯(lián)通信結(jié)構(gòu)進(jìn)行了總結(jié)。（2）本文涉及一款異構(gòu)簇式多核（>8）DSP芯片的硬件架構(gòu)、工作模式和運(yùn)算流程,異構(gòu)簇內(nèi)包含DSP核和RASP兩種處理器核,其中RASP為用于特殊算法加速運(yùn)算的可配置專用處理核。在這款芯片的基礎(chǔ)上,根據(jù)其片上互聯(lián)通信的功能要求,提出了四種級(jí)聯(lián)方案,包括片上共享SRAM方式、直接跨核取數(shù)方式、數(shù)據(jù)搬運(yùn)方式和交叉開關(guān)互聯(lián)方式。（3）本文基于SystemC建模語言實(shí)現(xiàn)了三種級(jí)聯(lián)方案的周期精確的仿真模型,并測試其運(yùn)行FF... 

【文章來源】：南京大學(xué)江蘇省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：74 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１－１?ＡＭＤ公司提出分階段推進(jìn)ＣＰＵ內(nèi)核和ＧＰＵ內(nèi)核的集成方案??盡利用成的提帶了諸多好處，讓芯片的性能成倍地增??

互聯(lián)結(jié)構(gòu)是片上系統(tǒng)應(yīng)對以上情況可以采用的方案。然而當(dāng)集成的ＩＰ核由多核??增長到眾核時(shí)（數(shù)十甚至數(shù)百核心），多個(gè)處理器核之間的數(shù)據(jù)通信量急劇増長，??共享總線的方式會(huì)引起數(shù)據(jù)傳輸時(shí)的沖突和競爭，交叉開關(guān)方式則會(huì)導(dǎo)致硬件??開銷指數(shù)級(jí)增漲。相較而言，片上網(wǎng)絡(luò)（Ｎｅｔｗｏｒｋ?Ｏｎ?Ｃｈｉｐ）以成本低廉的點(diǎn)對??點(diǎn)分組架構(gòu)取代了傳統(tǒng)的總線架構(gòu)，能夠降低的面積和功耗，并能提高系統(tǒng)的??性能和可擴(kuò)展性。??１．３?—種異構(gòu)多核ＤＳＰ平臺(tái)??本文設(shè)計(jì)是基于一款異構(gòu)多核ＤＳＰ提出的一種多核互聯(lián)架構(gòu)方案。如圖??１－４所示，這是一款異構(gòu)簇式多核（＞８）?ＤＳＰ芯片，每個(gè)異構(gòu)簇內(nèi)包含ＤＳＰ核??和ＲＡＳＰ兩種處理器核，其中ＲＡＳＰ是可配置專用處理核，是專門負(fù)責(zé)ＦＦＴ算??法、ＦＩＲ運(yùn)算、相關(guān)算法、排序算法等特殊計(jì)算的核心。??

星型互聯(lián)是基于點(diǎn)對點(diǎn)互聯(lián)總線的擴(kuò)展，它的互聯(lián)拓?fù)浣Y(jié)構(gòu)是將多核ＳｏＣ??片上一個(gè)核心模塊與其他模塊之間采用點(diǎn)對點(diǎn)的方式進(jìn)行相連，因而核心模塊??與其他模塊之間構(gòu)成了一個(gè)以核心模塊為中心的星型網(wǎng)絡(luò)，如圖２－２所示。它??的主要特點(diǎn)有：??核心模塊與其他不同模塊之間擁有獨(dú)立的數(shù)據(jù)通道，不存在數(shù)據(jù)傳輸?shù)臎_??突，而且數(shù)據(jù)可以并發(fā)傳輸。??核心模塊與其他模塊直接點(diǎn)對點(diǎn)連接，可以比通過總線傳輸擁有更快的數(shù)??據(jù)傳輸速度和更少的信號(hào)響應(yīng)時(shí)間。??星型互聯(lián)結(jié)構(gòu)中，核心模塊和其他模塊的每條連結(jié)都有一條總線相對應(yīng)，??需要改動(dòng)時(shí)，只需要對單條線路改動(dòng)，不會(huì)影響到整個(gè)設(shè)計(jì)，具有良好的擴(kuò)展??性。??星型互聯(lián)架構(gòu)適合多核ＳｏＣ芯片上只有一個(gè)核心模塊的情況。系統(tǒng)中所有??其他模塊都通過點(diǎn)對點(diǎn)總線跟核心模塊連接。因此這種情況下核心模塊的處理??速度會(huì)成為影響整個(gè)芯片性能最關(guān)鍵的因素。但是，使用基于點(diǎn)對點(diǎn)總線的星??型網(wǎng)絡(luò)因?yàn)槠鋽?shù)據(jù)通道相互獨(dú)立的特點(diǎn)可以有效解決多核片上系統(tǒng)處理器核之??間數(shù)據(jù)傳輸沖突的問題。??Ｓ?Ｓ??Ｍ??

【參考文獻(xiàn)】：
期刊論文
[1]基于多核SoC的雷達(dá)信號(hào)處理機(jī)設(shè)計(jì)[J]. 陳亮.  微型機(jī)與應(yīng)用. 2017(12)
[2]一種高精度的大點(diǎn)數(shù)二維FFT處理器設(shè)計(jì)[J]. 于東,李麗,韓峰,王堃,豐帆,潘紅兵.  現(xiàn)代雷達(dá). 2016(05)
[3]基于貪心算法的3D-Mesh片上網(wǎng)絡(luò)層間互聯(lián)結(jié)構(gòu)[J]. 呂天航,劉勤讓,趙博.  計(jì)算機(jī)工程. 2016(09)
[4]SystemC:一種新的系統(tǒng)建模語言[J]. 肖有軍,趙虹,李智.  微電子學(xué)與計(jì)算機(jī). 2002(11)

博士論文
[1]面向特征的SystemC模型產(chǎn)品線的開發(fā)和形式化功能驗(yàn)證技術(shù)研究[D]. 葉俊.國防科學(xué)技術(shù)大學(xué) 2011
[2]多核SoC片上網(wǎng)絡(luò)關(guān)鍵技術(shù)研究[D]. 劉祥遠(yuǎn).國防科學(xué)技術(shù)大學(xué) 2007
[3]系統(tǒng)芯片中片上總線結(jié)構(gòu)的性能評價(jià)研究[D]. 吳旭凡.東南大學(xué) 2006

碩士論文
[1]基于片上網(wǎng)絡(luò)多核處理器設(shè)計(jì)與協(xié)同驗(yàn)證[D]. 郭桂雨.北京交通大學(xué) 2016
[2]多核SOC片上網(wǎng)絡(luò)性能解析建模[D]. 李晨鋒.東南大學(xué) 2016
[3]面向圖像處理的FPGA多核SoC互聯(lián)技術(shù)研究[D]. 侯志偉.蘭州交通大學(xué) 2015
[4]可重構(gòu)處理器的功能改進(jìn)與EJTAG設(shè)計(jì)[D]. 任穩(wěn)穩(wěn).南京大學(xué) 2015
[5]HEVC變換模塊的VLSI架構(gòu)設(shè)計(jì)與實(shí)現(xiàn)[D]. 楊啟洲.華東師范大學(xué) 2015
[6]基于Matrix的大點(diǎn)數(shù)FFT向量化設(shè)計(jì)與實(shí)現(xiàn)[D]. 黃琳琳.國防科學(xué)技術(shù)大學(xué) 2015
[7]高階三角矩陣求逆的VLSI設(shè)計(jì)與實(shí)現(xiàn)[D]. 虞瀟.南京大學(xué) 2014
[8]基于可重構(gòu)專用處理器的FIR類算法實(shí)現(xiàn)[D]. 魯恒亞.南京大學(xué) 2014
[9]基于TI-C6678的多核DSP圖像處理系統(tǒng)研究[D]. 蘇保禹.中國科學(xué)院研究生院（光電技術(shù)研究所） 2014
[10]可配置專用處理核主控制器設(shè)計(jì)及實(shí)現(xiàn)[D]. 錢禹.南京大學(xué) 2014



本文編號(hào)：3453871