通過建立一個(gè)模型,簡單地討論了Cu/SiO₂結(jié)構(gòu)單元在阻變效應(yīng)中形成導(dǎo)電通道的臨界電壓特性。該模型考慮了Cu離子在SiO₂薄膜的遷移擴(kuò)散和Cu離子在薄膜內(nèi)引起的空間電荷效應(yīng),同時(shí)考慮了電子電導(dǎo)機(jī)制。模型的計(jì)算表明,薄膜的結(jié)構(gòu)參數(shù)（厚度、電極功函數(shù)、摻雜等）對導(dǎo)電通道的形成過程有很大的影響,其臨界電壓隨薄膜厚度和電極功函數(shù)的增加而增大,而隨Cu離子摻雜濃度增大而減小。這一結(jié)果對未來存儲器件的性能設(shè)計(jì)和制造具有一定的指導(dǎo)意義。 

【文章來源】：科學(xué)技術(shù)與工程. 2017,17(09)北大核心

【文章頁數(shù)】：4 頁

【文章目錄】：
1 基本模型
2 結(jié)果與討論
    2.1 薄膜的Cu離子濃度和電場強(qiáng)度分布
    2.2 薄膜厚度對臨界電壓的影響
    2.3 電極功函數(shù)對臨界電壓的影響
    2.4 Cu離子摻雜對臨界電壓的影響
3 結(jié)論



本文編號：3430870