分片式處理器體系結(jié)構(gòu)（TPA）能夠很好地應(yīng)對納米工藝代的功耗、線延遲、設(shè)計(jì)和驗(yàn)證復(fù)雜度等一系列問題,是一種具有良好的性能擴(kuò)展?jié)摿Φ谋姾颂幚砥黧w系結(jié)構(gòu)設(shè)計(jì)方案。作為一種新型的處理器體系結(jié)構(gòu),分片式處理器的一級數(shù)據(jù)高速緩存是決定分片式處理器性能的一個(gè)重要因素,面臨許多有待深入研究和解決的問題,包括訪存延遲、通信和同步、存儲二義性,以及可擴(kuò)展性等。本文探索了分片式處理器（TPA-PI）的一級數(shù)據(jù)高速緩存的設(shè)計(jì)空間,提出了一種設(shè)計(jì)方案,并通過對其性能影響因素的量化分析完成了對該設(shè)計(jì)方案的優(yōu)化。論文的主要研究內(nèi)容和成果包括:（1）在充分調(diào)研學(xué)術(shù)界提出的分片式處理器體系結(jié)構(gòu)一級數(shù)據(jù)緩存設(shè)計(jì)方案的基礎(chǔ)上,給出了分片式處理器TPA-PI的一級數(shù)據(jù)緩存設(shè)計(jì)。一級數(shù)據(jù)緩存包含四個(gè)體以提高訪存帶寬,體與體之間的數(shù)據(jù)按地址交叉存儲以減少數(shù)據(jù)同步,體與體之間的通信通過片上網(wǎng)絡(luò)來進(jìn)行。一級數(shù)據(jù)緩存主要包括Load&Store隊(duì)列、缺失處理單元、存儲依賴預(yù)測器等模塊。（2）分析了應(yīng)用在TPA-PI塊執(zhí)行模型下的數(shù)據(jù)依賴特征,提出了對TPA-PI的一級數(shù)據(jù)緩存設(shè)計(jì)的第一種優(yōu)化—改進(jìn)存儲依賴預(yù)測器。模擬結(jié)果表明... 

【文章來源】：中國科學(xué)技術(shù)大學(xué)安徽省 211工程院校 985工程院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【部分圖文】：

TPA-PI處理器核一級數(shù)據(jù)緩存單元模塊劃分

【參考文獻(xiàn)】：
博士論文
[1]多核結(jié)構(gòu)上的線程級推測關(guān)鍵技術(shù)研究[D]. 梁博.中國科學(xué)技術(shù)大學(xué) 2008



本文編號：3417621