軟硬件混合架構(gòu)是可重配置計(jì)算的重要形式,是結(jié)合CPU與FPGA可重構(gòu)設(shè)備的一類(lèi)處理器架構(gòu)。它能夠?yàn)楦鞣N應(yīng)用程序提供硬件加速能力、軟件解決方案,有較好的性能與靈活性。然而操作系統(tǒng)以及各種軟件對(duì)可重配置計(jì)算平臺(tái)的支持還很不完善,很難充分使用硬件加速帶來(lái)的優(yōu)點(diǎn),主要困難來(lái)源于可重配置計(jì)算機(jī)的兩個(gè)缺陷。首先是可重配置計(jì)算機(jī)的設(shè)計(jì)方法比較復(fù)雜,將一個(gè)設(shè)計(jì)轉(zhuǎn)換成機(jī)器理解的配置信息還不能自動(dòng)化。其次是可重配置應(yīng)用程序和系統(tǒng)軟件的運(yùn)行過(guò)程中需要額外的通信工作。為了解決以上問(wèn)題,本文試圖利用Scratch-Pad存儲(chǔ)器,在CPU/FPGA混合架構(gòu)做軟硬件協(xié)同設(shè)計(jì),提供以Scratch-Pad作為共享數(shù)據(jù)存儲(chǔ)區(qū)的硬件線(xiàn)程,提升軟件硬件化的方便性,并減少軟硬件之間的通信量。本文提出了一個(gè)CPU/FPGA混合架構(gòu)上引入Scratch-Pad存儲(chǔ)器的新型硬件架構(gòu),以Scratch-Pad作為片內(nèi)高速數(shù)據(jù)存取區(qū)。首先將Scratch-Pad作為線(xiàn)程之間的共享內(nèi)存,設(shè)計(jì)了在該架構(gòu)上的硬件線(xiàn)程模型,該硬件線(xiàn)程能通過(guò)硬件邏輯來(lái)執(zhí)行,將線(xiàn)程中運(yùn)算量較大的部分分配給硬件完成,其他的部分交給CPU作為軟件線(xiàn)程執(zhí)行。軟件線(xiàn)程控... 

【文章來(lái)源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：78 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

普通FPGA的結(jié)構(gòu)


本文編號(hào)：3416250