隨著信息科技的發(fā)展,需要緩存大量的數(shù)據(jù),Io T芯片內(nèi)部的SRAM存儲(chǔ)資源需求也逐漸變大。SRAM價(jià)格較高、容量相對(duì)較小,在芯片設(shè)計(jì)中會(huì)限制SRAM的面積,而PSRAM存儲(chǔ)技術(shù)正好彌補(bǔ)這些不足,使其得到廣泛應(yīng)用。由此,本文設(shè)計(jì)了基于AHB的串行PSRAM高速訪(fǎng)問(wèn)方案,可實(shí)現(xiàn)對(duì)SQPI接口的PSRAM不同模式的控制,高效的完成讀寫(xiě)操作。該設(shè)計(jì)經(jīng)過(guò)了仿真驗(yàn)證以及FPGA驗(yàn)證測(cè)試,可實(shí)現(xiàn)對(duì)PSRAM的訪(fǎng)問(wèn)需求。 

【文章來(lái)源】：科學(xué)技術(shù)創(chuàng)新. 2020,(31)

【文章頁(yè)數(shù)】：2 頁(yè)

【部分圖文】：

AHB訪(fǎng)問(wèn)SQPI PSRAM架構(gòu)

FIFO模塊：這里PSRAM是串行通信單bit傳輸，而MCU的AHB總線(xiàn)是32bit并行傳輸，這就造成速度差，MCU必須等待本次數(shù)據(jù)輸出完成后才能傳輸下一次數(shù)據(jù)。為此，本文采用了64x32bit FIFO實(shí)現(xiàn)數(shù)據(jù)緩存，MCU需要寫(xiě)的數(shù)據(jù)會(huì)存入到FIFO中，同時(shí)其所要寫(xiě)入的地址也會(huì)被寄存下來(lái)；然后在AHB＿to＿SPI模塊的控制下，依次由SPI Master發(fā)送出去。MCU寫(xiě)完數(shù)據(jù)就認(rèn)為其已經(jīng)將數(shù)據(jù)寫(xiě)入到PSRAM，而后面的一系列操作完全由硬件自主完成。MCU在讀取PSRAM數(shù)據(jù)時(shí)也是類(lèi)似，該模塊會(huì)在數(shù)據(jù)到來(lái)后通知MCU來(lái)讀取數(shù)據(jù)，這里可以采用產(chǎn)生中斷方式或者M(jìn)CU輪詢(xún)方式實(shí)現(xiàn)。SQPI Master模塊：主要實(shí)現(xiàn)PSRAM SQPI的通信接口協(xié)議，實(shí)現(xiàn)對(duì)片選信號(hào)ce＿n、通信時(shí)鐘sclk以及輸入輸出信號(hào)的時(shí)序控制。該模塊進(jìn)行了FSM狀態(tài)設(shè)計(jì)，用來(lái)控制各種狀態(tài)切換。在PSRAM的SQPI時(shí)序中有指令段、地址段和數(shù)據(jù)段，如圖2所示。這里給出了SPI mode讀操作下的數(shù)據(jù)分配，其中指令段占用8bit，地址段占用24bit，數(shù)據(jù)段每次輸出8bit數(shù)據(jù)可連續(xù)輸出；同時(shí)這里也指出了數(shù)據(jù)流順序，以及各個(gè)信號(hào)的時(shí)序。

在狀態(tài)機(jī)設(shè)計(jì)時(shí)，分為四種狀態(tài)IDLE狀態(tài)、CMD狀態(tài)（指令發(fā)送）、ADDR狀態(tài)（地址發(fā)送）以及DATA狀態(tài)（數(shù)據(jù)發(fā)送和接收），如圖3所示。在MCU對(duì)PSRAM進(jìn)行尋址操作時(shí)，會(huì)觸發(fā)狀態(tài)機(jī)進(jìn)入CMD狀態(tài)；8bit指令發(fā)送完畢后，會(huì)根據(jù)是否發(fā)送PSRAM地址，選擇進(jìn)入ADDR狀態(tài)或DATA狀態(tài)。當(dāng)進(jìn)入ADDR狀態(tài)，會(huì)等待24bit地址發(fā)送完成后，進(jìn)入DATA狀態(tài)；如果不需要發(fā)送地址，則直接進(jìn)入DATA狀態(tài)。在DATA狀態(tài)，會(huì)進(jìn)行數(shù)據(jù)發(fā)送或者數(shù)據(jù)接收。該狀態(tài)會(huì)根據(jù)需要接收的數(shù)據(jù)或發(fā)送的數(shù)據(jù)個(gè)數(shù)，以及FIFO的狀態(tài)來(lái)決定是否跳出DATA狀態(tài)，返回IDLE。在RTL設(shè)計(jì)完成之后，搭建測(cè)試平臺(tái)進(jìn)行測(cè)試。在該設(shè)計(jì)中，內(nèi)核時(shí)鐘采用16MHz;SQPI時(shí)鐘采用60MHz，可進(jìn)行分頻60MHz/30MHz/15MHz。MCU內(nèi)核采用Cortex-M0，外掛PSRAM仿真模型進(jìn)行仿真，驗(yàn)證了該設(shè)計(jì)的正確性。最后，在FPGA平臺(tái)上進(jìn)行了系統(tǒng)測(cè)試，并選用了某廠(chǎng)家的64Mbit SQPI PSRAM進(jìn)行了驗(yàn)證，訪(fǎng)問(wèn)模式采用60MHz Quad SPI mode，測(cè)試結(jié)果符合設(shè)計(jì)要求。

【參考文獻(xiàn)】：
期刊論文
[1]DDR2 SDRAM控制器IP功能測(cè)試與FPGA驗(yàn)證[J]. 陳平,張春,張一山,姜漢鈞,王志華.  微電子學(xué). 2016(02)
[2]基于SDRAM大容量緩存FIFO控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 李麗斯,楊立杰,殷曄,安佰岳,劉康麗.  計(jì)算機(jī)測(cè)量與控制. 2015(08)
[3]基于SPI總線(xiàn)的FRAM存儲(chǔ)設(shè)計(jì)[J]. 王磊,江小華.  現(xiàn)代電子技術(shù). 2013(04)
[4]基于偽靜態(tài)存儲(chǔ)器的設(shè)計(jì)[J]. Jarrod Eliason.  中國(guó)集成電路. 2008(06)
[5]移動(dòng)應(yīng)用中高密度低功率1TPSRAM的新興架構(gòu)[J]. Rajesh Manapat,Manoj Roge.  中國(guó)集成電路. 2002(09)



本文編號(hào)：3413437