隨著集成電路工藝的發(fā)展和器件尺寸的不斷縮小,傳統(tǒng)浮柵存儲(chǔ)器在器件在50nm以下工藝水平會(huì)遇到瓶頸效應(yīng),因而不能滿足未來存儲(chǔ)器的發(fā)展要求。納米晶浮柵存儲(chǔ)器固有的分布存儲(chǔ)特性和納米晶上出現(xiàn)的庫侖阻塞效應(yīng),使其可以在更薄的隧穿氧化物條件下具有長時(shí)間保持特性。由于其具有低壓、低功耗、體積小、可快速讀寫和更高的可靠性等優(yōu)良品質(zhì),被認(rèn)為是最有希望取代傳統(tǒng)浮柵器件的新一代存儲(chǔ)器結(jié)構(gòu)。本文對(duì)納米晶浮柵存儲(chǔ)器的發(fā)展現(xiàn)狀,基本工作原理,電荷注入機(jī)制,器件存儲(chǔ)特性,可靠性,新型納米晶、介質(zhì)材料以及器件結(jié)構(gòu)等方面做出了研究總結(jié)。建立了納米晶浮柵存儲(chǔ)器的物理模型,分別使用Athena和Atlas軟件對(duì)工藝設(shè)計(jì)和器件進(jìn)行了仿真,得出了適合的器件操作參數(shù),證明了該模型的可操作性。在所建立的物理模型基礎(chǔ)上,對(duì)影響器件性能的各種條件進(jìn)行了研究,通過對(duì)比仿真結(jié)果來優(yōu)化器件。主要研究和比較了不同的編程機(jī)制對(duì)器件閾值電壓窗口、數(shù)據(jù)保持特性和耐受性等方面的異同,得出了用CHE優(yōu)于FN電子隧穿編程機(jī)制的結(jié)論。設(shè)計(jì)了具有不同納米晶密度、尺寸和分布的器件模型,研究了不同的器件結(jié)構(gòu)對(duì)器件存儲(chǔ)特性的影響。研究了存儲(chǔ)器的主要陣列結(jié)構(gòu)NOR... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：94 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

K.Yano的單納米島存儲(chǔ)器模型示意圖

存儲(chǔ)產(chǎn)生了十分重要的影響。制作過程如下：用各向異性腐蝕方法蝕刻出狹窄的硅溝壓化學(xué)氣相沉積方法在 2.4nm 厚的熱氧化層上生長出多為半球狀，平均尺寸為 8nm，密度為 2×1011cm2～4×1011nm。究陷阱的作用，一種樣品在 430℃的氫氣環(huán)境下退火，由少界面陷阱密度；另一種樣品在 700℃的真空環(huán)境中退火密度。通過對(duì)不同樣品的 C-V 特性的測試表明，納米晶度與硅襯底和氧化層表面的界面態(tài)密度密切相關(guān)，界面越快。對(duì)這一現(xiàn)象的一個(gè)簡單而合理的解釋是：如圖 3-3電荷被存儲(chǔ)在深能級(jí)陷阱中心，電荷的丟失過程是一個(gè)和硅襯底的界面陷阱的直接的隧穿過程（過程②），而不程（過程①+③）。所以可以判斷，數(shù)量較少的界面態(tài)可因此增長數(shù)據(jù)保持時(shí)間。

圖 3-4 鍺/硅納米結(jié)構(gòu)浮柵存儲(chǔ)器結(jié)構(gòu)示意圖模型高器件的性能，設(shè)計(jì)師們還提出了一系列新型器件結(jié)結(jié)構(gòu)的納米晶存儲(chǔ)器，具有良好的性能，同時(shí)為電壓能[34]，如圖 3-5 所示。Top GateSource BOXBottom Gate(a) 分裂柵結(jié)構(gòu) (b) 雙柵結(jié)構(gòu)


本文編號(hào)：3413379