隨著集成電路的工藝變得更加先進(jìn),設(shè)計(jì)規(guī)模也變得越來(lái)越復(fù)雜,規(guī)模和復(fù)雜度的提升,使得功能驗(yàn)證成為數(shù)字芯片設(shè)計(jì)中的巨大瓶頸。微處理器作為最為設(shè)計(jì)復(fù)雜度最高的芯片之一,需要有一種更加高效的功能驗(yàn)證方法。隨機(jī)驗(yàn)證作為一種快速高效的驗(yàn)證手段,是處理器核級(jí)驗(yàn)證中不可缺少的高效率驗(yàn)證方法。隨機(jī)驗(yàn)證的特點(diǎn)在于:一方面可以快速生成大量的隨機(jī)測(cè)試向量,減少時(shí)間成本和人力成本;另一方面隨機(jī)激勵(lì)由于是隨機(jī)產(chǎn)生的,激勵(lì)的組合方式更為多樣,會(huì)產(chǎn)生很多意想不到的結(jié)果,很有可能會(huì)覆蓋到一些工程師無(wú)法預(yù)料的缺陷。RISC-V指令集作為一種開源的指令集,免費(fèi)、精簡(jiǎn)、靈活、可定制的特性使其成為國(guó)內(nèi)外微處理器發(fā)展的一個(gè)新的方向。本文旨在針對(duì)基于RISC-V指令集的處理器進(jìn)行隨機(jī)驗(yàn)證,設(shè)計(jì)一款獨(dú)立運(yùn)行的RISC-V約束隨機(jī)指令生成平臺(tái),使其適用于從嵌入式應(yīng)用到高性能計(jì)算等各類基于RISC-V指令集的處理器的功能驗(yàn)證,作為一款通用的平臺(tái),提高重用性。本文從實(shí)際項(xiàng)目驗(yàn)證需求出發(fā),通過調(diào)研國(guó)內(nèi)外隨機(jī)指令生成的策略,分析其主要功能和特點(diǎn),確定本文使用的指令生成策略和方法,以及平臺(tái)的基本結(jié)構(gòu)。提出一種可配置的約束隨機(jī)指令生成方法,并采用... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：85 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

處理器結(jié)構(gòu)圖

激勵(lì)在驗(yàn)證效率和全面完整性方面，已經(jīng)形成很大的瓶頸。因此，對(duì)于處理器隨機(jī)驗(yàn)證技術(shù)的研究越來(lái)越有意義。本章首先介紹定向驗(yàn)證和隨機(jī)驗(yàn)證在處理器驗(yàn)證中的方法各結(jié)構(gòu)，引出隨機(jī)指令生成器在處理器驗(yàn)證中的應(yīng)用，并分析各種隨機(jī)生成策略的優(yōu)缺點(diǎn)提出本文的總體設(shè)計(jì)策略和方法。2.1 定向驗(yàn)證與隨機(jī)驗(yàn)證2.1.1 定向驗(yàn)證傳統(tǒng)上，模擬驗(yàn)證技術(shù)一般使用定向激勵(lì)驗(yàn)證的方法。定向驗(yàn)證技術(shù)通常被認(rèn)為是一種“白盒驗(yàn)證”技術(shù)，在這種技術(shù)中，往往需要驗(yàn)證人員書寫確定性的測(cè)試序列來(lái)測(cè)試設(shè)計(jì)的功能。以一個(gè)微處理器功能驗(yàn)證的測(cè)試指令序列為例子，定向驗(yàn)證可以包括為測(cè)試特定指令或一小部分相關(guān)指令而編寫的測(cè)試程序。如圖 2.1 所示，自檢測(cè)試程序由四個(gè)部分組成：激勵(lì)輸入數(shù)據(jù)的準(zhǔn)備，預(yù)期結(jié)果的準(zhǔn)備，執(zhí)行測(cè)試程序生成實(shí)際結(jié)果和預(yù)期結(jié)果的比較。

本平臺(tái)設(shè)計(jì)之前，針對(duì) RISC-V 指令集的處理器的功能驗(yàn)證，幾乎都使用伯克寫的定向測(cè)試集，針對(duì)每一類指令都有一段測(cè)試的例子，但這些測(cè)試?yán)訋缀醭珊?jiǎn)單的指令序列驗(yàn)證，每一個(gè)功能點(diǎn)都需要單獨(dú)寫測(cè)試序列，要達(dá)到高覆蓋，效率很是低下。因此僅僅依靠人工編寫詳盡的測(cè)試激勵(lì)，對(duì)于通用處理器這設(shè)計(jì)，需要的時(shí)間開銷是任何單位都不能承受的。而且這種定向測(cè)試功能項(xiàng)的事實(shí)上也證明沒法排除設(shè)計(jì)中的一些隱藏的錯(cuò)誤，最終的錯(cuò)誤很大部分是隨機(jī)的。.1.2 隨機(jī)驗(yàn)證驗(yàn)證計(jì)劃中，一般都是在隨機(jī)驗(yàn)證無(wú)法覆蓋到角落時(shí)才使用人工編寫定向測(cè)試去檢查某項(xiàng)功能，完全使用定向測(cè)試集在大規(guī)模電路中幾乎是不可能的。而且功能項(xiàng)都通過定向完成了驗(yàn)證，但各部分之間的聯(lián)系才是大部分功能缺陷的來(lái)陷很難按照清單列出功能項(xiàng)的方法來(lái)排查。而隨機(jī)激勵(lì)由于是隨機(jī)產(chǎn)生的，激方式更為多樣，會(huì)產(chǎn)生很多意想不到的結(jié)果，很有可能會(huì)覆蓋到一些工程師無(wú)缺陷。

【參考文獻(xiàn)】：
期刊論文
[1]五級(jí)流水線RISC-V處理器軟硬件協(xié)同仿真驗(yàn)證[J]. 李東澤,曹凱寧,曲明,王富昕.  吉林大學(xué)學(xué)報(bào)(信息科學(xué)版). 2017(06)
[2]基于處理器硅前性能驗(yàn)證平臺(tái)的基準(zhǔn)程序庫(kù)設(shè)計(jì)方法[J]. 張華亮,劉宏偉,劉天義.  高技術(shù)通訊. 2016(Z1)
[3]基于指令模板的通用處理器約束隨機(jī)指令生成方法[J]. 劉婧,王天成,王健,李華偉.  計(jì)算機(jī)工程. 2015(10)
[4]基于VMM的ALU驗(yàn)證[J]. 蘇雪,潘明,翟江濤.  現(xiàn)代電子技術(shù). 2015(07)
[5]基于UVM的可重用SoC功能驗(yàn)證環(huán)境[J]. 呂毓達(dá),謝雪松,張小玲.  半導(dǎo)體技術(shù). 2015(03)
[6]基于覆蓋率驅(qū)動(dòng)的高性能DSP指令集驗(yàn)證方法[J]. 劉暢,郭陽(yáng).  計(jì)算機(jī)工程. 2014(06)
[7]DSP隨機(jī)測(cè)試程序自動(dòng)生成技術(shù)[J]. 羅漢青,梁利平,葉甜春.  微電子學(xué)與計(jì)算機(jī). 2013(11)
[8]RISC指令集眾核處理器功能驗(yàn)證與實(shí)現(xiàn)[J]. 朱博元,劉高輝,李政運(yùn),安述倩.  計(jì)算機(jī)工程與應(yīng)用. 2014(21)
[9]隨機(jī)測(cè)試程序發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 于伽,黑勇,陳黎明.  微電子學(xué)與計(jì)算機(jī). 2012(07)
[10]基于約束求解的微處理器功能驗(yàn)證程序生成[J]. 馬竹青,章建雄,王玉艷.  計(jì)算機(jī)工程. 2011(18)

碩士論文
[1]隨機(jī)指令測(cè)試在高性能嵌入式處理器開發(fā)中的應(yīng)用[D]. 梁中書.浙江大學(xué) 2004



本文編號(hào)：3342059