隨著多核處理器應用的普及,多核技術(shù)的發(fā)展越來越受到人們的關(guān)注。如何進行多處理器系統(tǒng)結(jié)構(gòu)設(shè)計,以充分提高計算機性能是一個值得深入研究和探索的課題。盡管目前已經(jīng)有很多商用的多核處理器,但是尚沒有一個開放的多核處理器硬件平臺可供研究使用。本文旨在設(shè)計并實現(xiàn)了一個對稱雙核處理器,作為進一步研究多處理器系統(tǒng)結(jié)構(gòu)和相關(guān)技術(shù)的基礎(chǔ)硬件平臺。其主要有3部分組成:單核處理器、共享Cache以及多核間數(shù)據(jù)和指令總線。多核處理器使用多個處理器核心來完成任務(wù),整體上提高了性能,解決了單核處理能力提升受到制約的瓶頸。本文構(gòu)建的單核結(jié)構(gòu)簡單,有利于多核處理器的設(shè)計和實現(xiàn)。本文通過對OpenRisc系列OR1200軟核處理器以及其總線接口Wishbone總線的深入研究,首先對OR1200軟核處理器的結(jié)構(gòu)進行簡化和修改,構(gòu)建了一個單核。然后分析軟核處理器的緩存模塊,設(shè)計實現(xiàn)了共享緩存模塊。接著參考Wishbone總線設(shè)計思想進行多核間數(shù)據(jù)和指令總線的設(shè)計和實現(xiàn)。最后根據(jù)對稱多處理器結(jié)構(gòu),完成了雙核處理器的構(gòu)建。本文使用軟件仿真的方式對所設(shè)計的雙核處理器進行了功能驗證。首先對多核間數(shù)據(jù)和指令總線進行功能測試,通過時序圖... 

【文章來源】：華東師范大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：71 頁

【學位級別】：碩士

【文章目錄】：
論文摘要
ABSTRACT
第1章 引言
    1.1 研究背景
    1.2 研究現(xiàn)狀
    1.3 論文主要研究工作及組織結(jié)構(gòu)
    1.4 小結(jié)
第2章 多核處理器和SOPC技術(shù)
    2.1 多核處理器
    2.2 相關(guān)技術(shù)
    2.3 小結(jié)
第3章 開源軟核處理器OpenRisc及Wishbone總線
    3.1 開源軟核處理器研究現(xiàn)狀
    3.2 OR1200軟核處理器
    3.3 Wishbone總線
    3.4 OpenRisc參考驗證平臺ORP SOC
    3.5 小結(jié)
第4章 多核處理器的設(shè)計
    4.1 單核結(jié)構(gòu)
    4.2 多核組織結(jié)構(gòu)
    4.3 小結(jié)
第5章 多核處理器的實現(xiàn)
    5.1 單核的實現(xiàn)
    5.2 多核間數(shù)據(jù)和指令總線
    5.3 共享Cache的實現(xiàn)
    5.4 單核系統(tǒng)仿真測試
    5.5 雙核處理器的實現(xiàn)
    5.6 小結(jié)
第6章 總結(jié)與展望
    6.1 總結(jié)
    6.2 本文的不足與展望
附錄
參考文獻
致謝


【參考文獻】：
期刊論文
[1]基于共享總線的多處理器cache一致性的硬件實現(xiàn)[J]. 李均曉,張盛兵,沈緒榜.  計算機應用研究. 2008(06)
[2]單片多處理器的研究[J]. 史莉雯,樊曉椏,張盛兵.  計算機應用研究. 2007(09)
[3]多核處理器的結(jié)構(gòu)設(shè)計研究[J]. 何軍,王飆.  計算機工程. 2007(16)
[4]共享多端口數(shù)據(jù)Cache結(jié)構(gòu):SMPDCA[J]. 黃光奇,李子木,周興銘,竇勇.  計算機學報. 2001(12)

碩士論文
[1]X微處理器可編程中斷控制系統(tǒng)的設(shè)計與驗證[D]. 丁一.國防科學技術(shù)大學 2004



本文編號：3341789