發(fā)布時間：2021-08-04 19:32

　　<正>針對圖形渲染管線（GPU）中光柵化模塊對多格式除法運算的要求,本設(shè)計在現(xiàn)有牛頓迭代除法器基礎(chǔ)上對牛頓迭代除法器進行改進,降低除法器運算功耗、提升運算速率、減小精度誤差,提高除法器整體性能。同時擴展出適合于光柵化掃描模塊的多格式定點除法器。硬件上實現(xiàn)了多種格式定點數(shù)除法運算,驗證環(huán)境采用 

【文章來源】：電子世界. 2020,(05)

【文章頁數(shù)】：2 頁

【部分圖文】：

牛頓除法器框圖

為驗證多格式定點除法器結(jié)果的正確性，使用System Verilog語言搭建了驗證平臺。驗證平臺中，輸出激勵產(chǎn)生待測數(shù)據(jù)、數(shù)據(jù)類型及數(shù)據(jù)均為隨機生成；DUT為除法器的硬件電路；參考模型為使用System Verilog編寫的行為模型；輸出響應(yīng)為除法器的輸出結(jié)果。最終將DUT與參考模型的結(jié)果進行對比以得出結(jié)論。多格式定點除法器采用5000組隨機定點數(shù)進行驗證，對DUT和參考模型的結(jié)果進行了打印和比對，其誤差小于1.2E-10，驗證了除法器運算結(jié)果的正確性，并滿足光柵化模塊對定點除法器的精度要求。

多格式定點除法器應(yīng)用于光柵化插值模塊并進行相應(yīng)插值運算，計算精度更加準(zhǔn)確，誤差小。針對光柵化模塊的三角形插值運算，多格式定點除法器針對光柵化掃描插值模塊的紋理屬性進行(24-8)/(8-24)的格式運算、插值系數(shù)進行(24-8)/(24-8)格式運算、顏色屬性進行(24-8)/(24-8)格式運算。本設(shè)計采用Modeslim仿真工具進行硬件功能驗證，針對不同格式的數(shù)據(jù)進行大量運算，其中Opcode分別取值為010、011、001三種運算類型進行驗證，由于多格式定點除法器每六個周期計算出一個結(jié)果，故每隔六個周期打印最終結(jié)果。同時采用SV語言搭建驗證平臺對相同的數(shù)據(jù)進行測試，打印最終結(jié)果與Modeslim仿真結(jié)果進行對比，仿真結(jié)果如圖3(a)所示。經(jīng)上百組數(shù)據(jù)對比驗證，誤差小于0.001，詳細數(shù)據(jù)仿真驗證以及誤差分析如圖3(b)所示：圖3(b)測量值與理論值誤差分析


本文編號：3322280