在計算機系統(tǒng)中,CPU是運算和控制核心。理解CPU的運行原理和基本結(jié)構(gòu)是計算機專業(yè)核心課程“計算機組成原理”的重要教學(xué)內(nèi)容,在教學(xué)環(huán)節(jié)中的CPU設(shè)計實驗中,開放式的CPU實驗平臺有利于幫助學(xué)生比較直觀地觀察CPU的運行,并及時修改設(shè)計中存在的問題。本文基于MIPS架構(gòu)設(shè)計并實現(xiàn)了一個開放式CPU模型,對模型機的相關(guān)部件改造實現(xiàn)了CPU數(shù)據(jù)的開放,同時通過調(diào)試控制模塊和調(diào)試軟件實現(xiàn)對CPU運行方式的控制和調(diào)試。論文首先通過研究CPU的相關(guān)理論,包括CPU的功能結(jié)構(gòu),指令系統(tǒng)以及流行的MIPS架構(gòu),設(shè)計了開放式CPU模型的整體結(jié)構(gòu)和CPU中數(shù)據(jù)的開放方式。然后,詳細(xì)說明了使用Verilog HDL在Quartus II軟件上基于MIPS架構(gòu)設(shè)計了單周期,多周期和流水線三種工作方式的CPU。接著,文中詳細(xì)說明了調(diào)試控制模塊和上位機調(diào)試軟件的設(shè)計和實現(xiàn)過程。調(diào)試控制模塊控制模型機的工作狀態(tài)并對CPU進(jìn)行調(diào)試控制;調(diào)試軟件用于接收CPU運行過程中的數(shù)據(jù)并將其顯示在PC端。調(diào)試軟件使用Java語言在Eclipse下編寫代碼并編譯完成。最后,在DE2-70開發(fā)板通過樣例程序?qū)υO(shè)計的開放式CPU模型機... 

【文章來源】：西安石油大學(xué)陜西省

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題背景及意義
    1.2 國內(nèi)外研究現(xiàn)狀
    1.3 論文的主要工作
    1.4 論文的組織結(jié)構(gòu)
第二章 CPU系統(tǒng)概述
    2.1 CPU的功能和結(jié)構(gòu)
        2.1.1 CPU的功能
        2.1.2 CPU的結(jié)構(gòu)
    2.2 指令系統(tǒng)
        2.2.1 指令系統(tǒng)概述
        2.2.2 RISC指令系統(tǒng)
    2.3 MIPSCPU
        2.3.1 MIPSCPU結(jié)構(gòu)
        2.3.2 指令格式
        2.3.3 尋址方式
第三章 開放式CPU模型設(shè)計
    3.1 開放式CPU模型架構(gòu)
        3.1.1 開放設(shè)計思路
        3.1.2 總體結(jié)構(gòu)
    3.2 模型機設(shè)計
        3.2.1 指令集選取
        3.2.2 數(shù)據(jù)通路設(shè)計
        3.2.3 主要功能部件設(shè)計
    3.3 調(diào)試控制模塊設(shè)計
    3.4 調(diào)試軟件設(shè)計
    3.5 軟硬件開發(fā)環(huán)境
        3.5.1 硬件開發(fā)環(huán)境
        3.5.2 軟件開發(fā)環(huán)境
第四章 三種工作方式CPU的設(shè)計和實現(xiàn)
    4.1 單周期CPU
        4.1.1 數(shù)據(jù)通路設(shè)計
        4.1.2 控制器設(shè)計
    4.2 多周期CPU
        4.2.1 周期劃分
        4.2.2 數(shù)據(jù)通路設(shè)計
        4.2.3 控制器設(shè)計
    4.3 流水線CPU
        4.3.1 五級流水
        4.3.2 分段控制器
        4.3.3 數(shù)據(jù)通路
        4.3.4 流水線中的相關(guān)問題
第五章 調(diào)試系統(tǒng)的實現(xiàn)
    5.1 調(diào)試控制模塊
        5.1.1 串口通信子模塊
        5.1.2 調(diào)試控制
        5.1.3 數(shù)據(jù)獲取
    5.2 調(diào)試軟件
        5.2.1 串口通信
        5.2.2 數(shù)據(jù)處理
        5.2.3 圖形界面
第六章 開放式CPU模型驗證
    6.1 實驗人員自定義指令設(shè)計
    6.2 驗證樣例程序
    6.3 模型機仿真驗證
        6.3.1 單周期CPU仿真驗證
        6.3.2 多周期CPU仿真驗證
        6.3.3 流水線CPU仿真驗證
    6.4 整體測試
        6.4.1 單周期CPU測試
        6.4.2 多周期CPU測試
        6.4.3 流水線CPU測試
第七章 總結(jié)和展望
致謝
參考文獻(xiàn)
攻讀學(xué)位期間參加科研情況及獲得的學(xué)術(shù)成果


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的開放式教學(xué)CPU的設(shè)計與測試系統(tǒng)[J]. 李山山,湯志忠,周繼群.  計算機工程與應(yīng)用. 2005(14)
[2]VHDL語言在EDA開發(fā)軟件MAX+PlusII之應(yīng)用[J]. 王京生,孫林.  山東科技大學(xué)學(xué)報(自然科學(xué)版). 2004(01)

碩士論文
[1]16位RISC處理器的設(shè)計和FPGA實現(xiàn)[D]. 何驚昱.蘭州大學(xué) 2015
[2]基于ARMv7浮點指令集的FPU設(shè)計與實現(xiàn)[D]. 王忠弈.國防科學(xué)技術(shù)大學(xué) 2014
[3]基于FPGA開放CPU的設(shè)計與實現(xiàn)[D]. 宋嘉琳.大連理工大學(xué) 2014
[4]基于FPGA的32位五級流水線CPU的研究與設(shè)計[D]. 秘海曉.河北工業(yè)大學(xué) 2012
[5]開放式教學(xué)CPU的研究與設(shè)計[D]. 陳連鎖.內(nèi)蒙古大學(xué) 2009
[6]基于MIPS指令集的RISC微處理器數(shù)據(jù)通路的設(shè)計與實現(xiàn)[D]. 劉寧.華中科技大學(xué) 2008
[7]基于FPGA流水線CPU的設(shè)計與實現(xiàn)[D]. 賴兆磬.桂林電子科技大學(xué) 2008
[8]通用CPU實驗系統(tǒng)的設(shè)計與實現(xiàn)[D]. 張楷.清華大學(xué) 2004



本文編號：3307629