隨著計(jì)算機(jī)技術(shù)的不斷發(fā)展，微處理器的進(jìn)步，使得人們對(duì)處理器的要求從高性能計(jì)算擴(kuò)展到了生產(chǎn)生活的方方面面。并且針對(duì)特定應(yīng)用的嵌入式處理器的需求越來(lái)越大。微電子技術(shù)的不斷進(jìn)步，使得構(gòu)成處理器的晶體管的特征尺寸越來(lái)越小，晶體管的速度越來(lái)越高，進(jìn)而處理器的運(yùn)行頻率越來(lái)越高。由于存儲(chǔ)器的頻率提升很慢，使得存儲(chǔ)器逐漸的成為了限制計(jì)算機(jī)系統(tǒng)性能提升的瓶頸。為了提升計(jì)算機(jī)系統(tǒng)的性能，研究人員提出了存儲(chǔ)系統(tǒng)的結(jié)構(gòu)，Cache便是存儲(chǔ)系統(tǒng)中，極其重要的組成部分。本文基于SPARC V8體系結(jié)構(gòu)的嵌入式處理器，針對(duì)特定的嵌入式應(yīng)用環(huán)境，實(shí)現(xiàn)了Cache子系統(tǒng)，包括指令Cache、數(shù)據(jù)Cache、以及二者與處理器及外部存儲(chǔ)器之間的接口。通過(guò)選取特定的工作集作為激勵(lì)，分別評(píng)估并分析了指令Cache、數(shù)據(jù)Cache在不同容量、不同相聯(lián)度、以及不同行大小情況下的命中率，從而優(yōu)化確定了Cache的容量、相聯(lián)度和行大小。為了減小Cache不命中而填充時(shí)的開(kāi)銷(xiāo)，研究并分析了指令Cache運(yùn)行時(shí)的行為，設(shè)計(jì)了在指令Cache填充過(guò)程中出現(xiàn)了分支指令時(shí)結(jié)束指令Cache的填充機(jī)制，這樣可以減少不必要的指令Cache填充，使處... 

【文章來(lái)源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：68 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

Cache結(jié)構(gòu)圖

全相聯(lián)映象就是主存儲(chǔ)器的任一塊能夠映象到 Cache 中的任一位置，如圖 1-4示。圖1-4 全相聯(lián)映象方式這種方式的地址變換過(guò)程如圖 1-5所示，主存儲(chǔ)器號(hào)和 Cache 號(hào)的映象的關(guān)系，存儲(chǔ)在目錄表中。這個(gè)目錄表有 3 個(gè)部分構(gòu)成：就是主存塊號(hào)，Cache塊號(hào)和有效位。塊號(hào)B 塊內(nèi)地址W塊號(hào)b 塊內(nèi)地址wB b 1主存塊B cache塊b 有效位主存地址相聯(lián)比較Cache地址命中目錄表（有相聯(lián)存儲(chǔ)器構(gòu)成，共Cb個(gè)字）圖1-5 全相聯(lián)地址變換

哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文- 28 -圖3-1 指令 Cache 命中率評(píng)估圖該圖為在使用 LRU 替換算法時(shí)，針對(duì)特定的工件集，得出的命中率。橫坐標(biāo)為指令 Cache 的相聯(lián)度，縱坐標(biāo)為相應(yīng)的命中率。根據(jù)該圖中的數(shù)據(jù)并綜合其他方面的要求，我們選擇 4 路組相聯(lián)的方式，將指令 Cache 的容量選擇為32KB，行大小為 8 個(gè)字。選擇替換算法為 LRU。指令 Cache 可以分為指令 Cache 的存儲(chǔ)體以及指令 Cache 的控制器兩個(gè)部分，存儲(chǔ)體用來(lái)存儲(chǔ)可提供 IU 運(yùn)行的指令以及標(biāo)志；控制器則對(duì)整個(gè)Cache 進(jìn)行控制，實(shí)現(xiàn)其功能。3.2 指令 Cache 存儲(chǔ)矩陣設(shè)計(jì)由于 ICACHE 采用四路組相聯(lián)

【參考文獻(xiàn)】：
期刊論文
[1]基于標(biāo)志壓縮的低功耗指令cache設(shè)計(jì)[J]. 楊名,于立新.  微電子學(xué)與計(jì)算機(jī). 2008(05)
[2]低功耗的可重構(gòu)數(shù)據(jù)Cache設(shè)計(jì)[J]. 肖斌,方亮,柴亦飛,陳章龍,涂時(shí)亮.  計(jì)算機(jī)工程與設(shè)計(jì). 2007(07)
[3]基于記錄緩沖的低功耗指令Cache方案[J]. 馬志強(qiáng),季振洲,胡銘曾.  計(jì)算機(jī)研究與發(fā)展. 2006(04)
[4]一種低功耗高性能的滑動(dòng)Cache方案[J]. 趙學(xué)梅,葉以正,李曉明,時(shí)銳.  計(jì)算機(jī)研究與發(fā)展. 2004(11)
[5]以基本塊為單位的非順序指令預(yù)取[J]. 沈立,戴葵,王志英.  計(jì)算機(jī)工程與科學(xué). 2003(04)
[6]一種硬件預(yù)取機(jī)構(gòu)及其對(duì)系統(tǒng)影響的研究[J]. 鄧讓鈺,謝倫國(guó),肖立權(quán).  計(jì)算機(jī)工程與科學(xué). 2001(06)
[7]一種高效預(yù)取機(jī)制的設(shè)計(jì)與實(shí)現(xiàn)[J]. 楊波,高德遠(yuǎn),張盛兵.  微電子學(xué)與計(jì)算機(jī). 2001(01)

碩士論文
[1]動(dòng)態(tài)可配置分離Cache的研究與設(shè)計(jì)[D]. 張彬.西北工業(yè)大學(xué) 2007



本文編號(hào)：3307199