基于SPARC V8的Cache子系統(tǒng)優(yōu)化設(shè)計技術(shù)研究
發(fā)布時間:2021-07-28 04:20
隨著計算機(jī)技術(shù)的不斷發(fā)展,微處理器的進(jìn)步,使得人們對處理器的要求從高性能計算擴(kuò)展到了生產(chǎn)生活的方方面面。并且針對特定應(yīng)用的嵌入式處理器的需求越來越大。微電子技術(shù)的不斷進(jìn)步,使得構(gòu)成處理器的晶體管的特征尺寸越來越小,晶體管的速度越來越高,進(jìn)而處理器的運(yùn)行頻率越來越高。由于存儲器的頻率提升很慢,使得存儲器逐漸的成為了限制計算機(jī)系統(tǒng)性能提升的瓶頸。為了提升計算機(jī)系統(tǒng)的性能,研究人員提出了存儲系統(tǒng)的結(jié)構(gòu),Cache便是存儲系統(tǒng)中,極其重要的組成部分。本文基于SPARC V8體系結(jié)構(gòu)的嵌入式處理器,針對特定的嵌入式應(yīng)用環(huán)境,實(shí)現(xiàn)了Cache子系統(tǒng),包括指令Cache、數(shù)據(jù)Cache、以及二者與處理器及外部存儲器之間的接口。通過選取特定的工作集作為激勵,分別評估并分析了指令Cache、數(shù)據(jù)Cache在不同容量、不同相聯(lián)度、以及不同行大小情況下的命中率,從而優(yōu)化確定了Cache的容量、相聯(lián)度和行大小。為了減小Cache不命中而填充時的開銷,研究并分析了指令Cache運(yùn)行時的行為,設(shè)計了在指令Cache填充過程中出現(xiàn)了分支指令時結(jié)束指令Cache的填充機(jī)制,這樣可以減少不必要的指令Cache填充,使處...
【文章來源】:哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校
【文章頁數(shù)】:68 頁
【學(xué)位級別】:碩士
【部分圖文】:
Cache結(jié)構(gòu)圖
全相聯(lián)映象就是主存儲器的任一塊能夠映象到 Cache 中的任一位置,如圖 1-4示。圖1-4 全相聯(lián)映象方式這種方式的地址變換過程如圖 1-5所示,主存儲器號和 Cache 號的映象的關(guān)系,存儲在目錄表中。這個目錄表有 3 個部分構(gòu)成:就是主存塊號,Cache塊號和有效位。塊號B 塊內(nèi)地址W塊號b 塊內(nèi)地址wB b 1主存塊B cache塊b 有效位主存地址相聯(lián)比較Cache地址命中目錄表(有相聯(lián)存儲器構(gòu)成,共Cb個字)圖1-5 全相聯(lián)地址變換
哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文- 28 -圖3-1 指令 Cache 命中率評估圖該圖為在使用 LRU 替換算法時,針對特定的工件集,得出的命中率。橫坐標(biāo)為指令 Cache 的相聯(lián)度,縱坐標(biāo)為相應(yīng)的命中率。根據(jù)該圖中的數(shù)據(jù)并綜合其他方面的要求,我們選擇 4 路組相聯(lián)的方式,將指令 Cache 的容量選擇為32KB,行大小為 8 個字。選擇替換算法為 LRU。指令 Cache 可以分為指令 Cache 的存儲體以及指令 Cache 的控制器兩個部分,存儲體用來存儲可提供 IU 運(yùn)行的指令以及標(biāo)志;控制器則對整個Cache 進(jìn)行控制,實(shí)現(xiàn)其功能。3.2 指令 Cache 存儲矩陣設(shè)計由于 ICACHE 采用四路組相聯(lián)
【參考文獻(xiàn)】:
期刊論文
[1]基于標(biāo)志壓縮的低功耗指令cache設(shè)計[J]. 楊名,于立新. 微電子學(xué)與計算機(jī). 2008(05)
[2]低功耗的可重構(gòu)數(shù)據(jù)Cache設(shè)計[J]. 肖斌,方亮,柴亦飛,陳章龍,涂時亮. 計算機(jī)工程與設(shè)計. 2007(07)
[3]基于記錄緩沖的低功耗指令Cache方案[J]. 馬志強(qiáng),季振洲,胡銘曾. 計算機(jī)研究與發(fā)展. 2006(04)
[4]一種低功耗高性能的滑動Cache方案[J]. 趙學(xué)梅,葉以正,李曉明,時銳. 計算機(jī)研究與發(fā)展. 2004(11)
[5]以基本塊為單位的非順序指令預(yù)取[J]. 沈立,戴葵,王志英. 計算機(jī)工程與科學(xué). 2003(04)
[6]一種硬件預(yù)取機(jī)構(gòu)及其對系統(tǒng)影響的研究[J]. 鄧讓鈺,謝倫國,肖立權(quán). 計算機(jī)工程與科學(xué). 2001(06)
[7]一種高效預(yù)取機(jī)制的設(shè)計與實(shí)現(xiàn)[J]. 楊波,高德遠(yuǎn),張盛兵. 微電子學(xué)與計算機(jī). 2001(01)
碩士論文
[1]動態(tài)可配置分離Cache的研究與設(shè)計[D]. 張彬.西北工業(yè)大學(xué) 2007
本文編號:3307199
【文章來源】:哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校
【文章頁數(shù)】:68 頁
【學(xué)位級別】:碩士
【部分圖文】:
Cache結(jié)構(gòu)圖
全相聯(lián)映象就是主存儲器的任一塊能夠映象到 Cache 中的任一位置,如圖 1-4示。圖1-4 全相聯(lián)映象方式這種方式的地址變換過程如圖 1-5所示,主存儲器號和 Cache 號的映象的關(guān)系,存儲在目錄表中。這個目錄表有 3 個部分構(gòu)成:就是主存塊號,Cache塊號和有效位。塊號B 塊內(nèi)地址W塊號b 塊內(nèi)地址wB b 1主存塊B cache塊b 有效位主存地址相聯(lián)比較Cache地址命中目錄表(有相聯(lián)存儲器構(gòu)成,共Cb個字)圖1-5 全相聯(lián)地址變換
哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文- 28 -圖3-1 指令 Cache 命中率評估圖該圖為在使用 LRU 替換算法時,針對特定的工件集,得出的命中率。橫坐標(biāo)為指令 Cache 的相聯(lián)度,縱坐標(biāo)為相應(yīng)的命中率。根據(jù)該圖中的數(shù)據(jù)并綜合其他方面的要求,我們選擇 4 路組相聯(lián)的方式,將指令 Cache 的容量選擇為32KB,行大小為 8 個字。選擇替換算法為 LRU。指令 Cache 可以分為指令 Cache 的存儲體以及指令 Cache 的控制器兩個部分,存儲體用來存儲可提供 IU 運(yùn)行的指令以及標(biāo)志;控制器則對整個Cache 進(jìn)行控制,實(shí)現(xiàn)其功能。3.2 指令 Cache 存儲矩陣設(shè)計由于 ICACHE 采用四路組相聯(lián)
【參考文獻(xiàn)】:
期刊論文
[1]基于標(biāo)志壓縮的低功耗指令cache設(shè)計[J]. 楊名,于立新. 微電子學(xué)與計算機(jī). 2008(05)
[2]低功耗的可重構(gòu)數(shù)據(jù)Cache設(shè)計[J]. 肖斌,方亮,柴亦飛,陳章龍,涂時亮. 計算機(jī)工程與設(shè)計. 2007(07)
[3]基于記錄緩沖的低功耗指令Cache方案[J]. 馬志強(qiáng),季振洲,胡銘曾. 計算機(jī)研究與發(fā)展. 2006(04)
[4]一種低功耗高性能的滑動Cache方案[J]. 趙學(xué)梅,葉以正,李曉明,時銳. 計算機(jī)研究與發(fā)展. 2004(11)
[5]以基本塊為單位的非順序指令預(yù)取[J]. 沈立,戴葵,王志英. 計算機(jī)工程與科學(xué). 2003(04)
[6]一種硬件預(yù)取機(jī)構(gòu)及其對系統(tǒng)影響的研究[J]. 鄧讓鈺,謝倫國,肖立權(quán). 計算機(jī)工程與科學(xué). 2001(06)
[7]一種高效預(yù)取機(jī)制的設(shè)計與實(shí)現(xiàn)[J]. 楊波,高德遠(yuǎn),張盛兵. 微電子學(xué)與計算機(jī). 2001(01)
碩士論文
[1]動態(tài)可配置分離Cache的研究與設(shè)計[D]. 張彬.西北工業(yè)大學(xué) 2007
本文編號:3307199
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3307199.html
最近更新
教材專著