發(fā)布時(shí)間：2017-04-26 20:01

  本文關(guān)鍵詞：FPGA內(nèi)嵌Nios-II軟核的技術(shù)研究，由筆耕文化傳播整理發(fā)布。

【摘要】：FPGA內(nèi)嵌Nios-Ⅱ軟核是在傳統(tǒng)硬核的基礎(chǔ)之上發(fā)展起來的,具有成本低、靈活性高、生產(chǎn)周期短等特點(diǎn),廣泛應(yīng)用于智能電子產(chǎn)品、醫(yī)療電子設(shè)備、無線通信產(chǎn)業(yè)中,因此,FPGA內(nèi)嵌Nios-Ⅱ軟核技術(shù)逐漸地成為社會(huì)所關(guān)注的熱點(diǎn)。 本文主要研究了基于FPGA內(nèi)嵌Nios-Ⅱ軟核的性能及其應(yīng)用。首先介紹了嵌入式系統(tǒng)的構(gòu)成及其特點(diǎn)。其次本文重點(diǎn)進(jìn)行硬件和軟件的設(shè)計(jì),在硬件設(shè)計(jì)中,主要工作包括研究開發(fā)板的硬件模塊電路以及設(shè)計(jì)模擬量通道板電路。軟件設(shè)計(jì)的主要工作包括軟核設(shè)計(jì)和驅(qū)動(dòng)程序編寫,其中軟核設(shè)計(jì)是通過Quartus-Ⅱ軟件里的SOPC-builder開發(fā)工具進(jìn)行設(shè)計(jì)；驅(qū)動(dòng)程序的編寫,主要是通過IDE軟件進(jìn)行開發(fā)和設(shè)計(jì),再將程序下載到開發(fā)板上進(jìn)行調(diào)試和運(yùn)行,通過ADC采樣數(shù)據(jù),將數(shù)據(jù)通過數(shù)碼管顯示出來并且將電壓給定值與測量值進(jìn)行數(shù)據(jù)誤差分析。 最后FPGA內(nèi)嵌Nios-Ⅱ軟核可以根據(jù)實(shí)際需求定制所需要的外設(shè)接口,靈活可變。調(diào)試方式引入了仿真器,可以進(jìn)行寄存器、變量實(shí)時(shí)查詢,改變以往FPGA只能通過仿真和測試端口進(jìn)行調(diào)試的不便局面。本次設(shè)計(jì)通過驗(yàn)證滿足ADC采樣誤差精度、PWM占空比精度、中斷響應(yīng)速度等設(shè)計(jì)要求,并能夠進(jìn)行正常的通信。
【關(guān)鍵詞】：嵌入式系統(tǒng) FPGA Nios-Ⅱ軟核 ADC采樣
【學(xué)位授予單位】：華東理工大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2015
【分類號】：TP368.1
【目錄】：

• 摘要5-6
• Abstract6-10
• 第1章 緒論10-15
• 1.1 課題背景10-11
• 1.2 嵌入式系統(tǒng)的概念11-12
• 1.3 FPGA嵌入式的研究現(xiàn)狀12
• 1.4 FPGA嵌入式的發(fā)展趨勢12-13
• 1.5 FPGA嵌入式的應(yīng)用13-14
• 1.6 本文的主要工作14-15
• 第2章 FPGA內(nèi)嵌Nios-Ⅱ軟核的整體設(shè)計(jì)15-22
• 2.1 引言15
• 2.2 FPGA簡介15-16
• 2.3 可編程片上系統(tǒng)(SOPC)16-17
• 2.4 Nios-Ⅱ軟核17-19
• 2.5 Avalon總線接口19-20
• 2.6 整體方案設(shè)計(jì)20-21
• 2.7 本章小結(jié)21-22
• 第3章 FPGA內(nèi)嵌Nios-Ⅱ軟核硬件設(shè)計(jì)22-34
• 3.1 引言22
• 3.2 硬件總體設(shè)計(jì)22-23
• 3.3 FPGA(EP4CE15F17C18)芯片23-24
• 3.4 存儲(chǔ)器芯片24-28
• 3.4.1 EPCS64(EEPROM)芯片25-26
• 3.4.2 SDRAM芯片26-27
• 3.4.3 SRAM芯片27-28
• 3.4.4 FRAM芯片28
• 3.5 其它硬件外設(shè)28-33
• 3.5.1 AD7793芯片28-29
• 3.5.2 串口模塊(UART)29-31
• 3.5.3 數(shù)碼管顯示模塊31
• 3.5.4 液晶顯示模塊(LCD)31-33
• 3.5.5 電源模塊33
• 3.6 本章小結(jié)33-34
• 第4章 FPGA內(nèi)嵌Nios-Ⅱ軟核軟件設(shè)計(jì)34-53
• 4.1 引言34
• 4.2 Nios-Ⅱ軟核設(shè)計(jì)34-36
• 4.2.1 軟核設(shè)計(jì)整體示意圖34-35
• 4.2.2 軟核開發(fā)環(huán)境Quartus-Ⅱ軟件35-36
• 4.3 IP軟核功能36-42
• 4.3.1 System ID控制器核37
• 4.3.2 SDRAM控制器核37-38
• 4.3.3 EPCS控制器核38-39
• 4.3.4 JTAG-UART控制器核39-40
• 4.3.5 UART控制器核40
• 4.3.6 SPI控制器核40-41
• 4.3.7 PIO控制器核41-42
• 4.4 軟核詳細(xì)設(shè)計(jì)42-49
• 4.5 軟核設(shè)計(jì)難點(diǎn)49-52
• 4.6 本章小結(jié)52-53
• 第5章 驅(qū)動(dòng)程序設(shè)計(jì)53-66
• 5.1 引言53
• 5.2 主程序設(shè)計(jì)流程53-54
• 5.3 IDE開發(fā)環(huán)境54-55
• 5.4 驅(qū)動(dòng)程序開發(fā)55-57
• 5.5 應(yīng)用程序開發(fā)57-65
• 5.5.1 AD采樣程序57-61
• 5.5.2 串口通信程序61-64
• 5.5.3 顯示程序64-65
• 5.6 本章小結(jié)65-66
• 第6章 軟核性能測試66-72
• 6.1 引言66
• 6.2 數(shù)碼管與液晶顯示器測試66-67
• 6.3 數(shù)據(jù)采樣精度67-68
• 6.4 串口通信調(diào)試和PWM測試68-69
• 6.5 整個(gè)程序運(yùn)行時(shí)間69-70
• 6.6 軟核中斷響應(yīng)速度測試70-71
• 6.7 本章小結(jié)71-72
• 第7章 總結(jié)與展望72-74
• 7.1 本文總結(jié)72-73
• 7.2 展望73-74
• 參考文獻(xiàn)74-79
• 致謝79

【參考文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 李亞春;黃茜;朱慧彬;劉軍;;基于SOPC的數(shù)字視頻監(jiān)控系統(tǒng)設(shè)計(jì)[J];安防科技;2008年10期

2 侯宏錄;張文芳;;基于FPGA的SDRAM控制器設(shè)計(jì)方案[J];兵工自動(dòng)化;2012年02期

3 何立民;嵌入式系統(tǒng)的定義與發(fā)展歷史[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2004年01期

4 王紅;彭亮;于宗光;;FPGA現(xiàn)狀與發(fā)展趨勢[J];電子與封裝;2007年07期

5 陳小毛;陳尚松;;32位軟核處理器NIOS II的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)[J];電子測量技術(shù);2007年01期

6 賈龍;林巖;;基于DSP和FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)及實(shí)現(xiàn)[J];電子測量技術(shù);2007年05期

7 楊海鋼;孫嘉斌;王慰;;FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J];電子與信息學(xué)報(bào);2010年03期

8 蘇閩,張乃通,孟維曉;數(shù)字集群系統(tǒng)業(yè)務(wù)信道編解碼性能研究[J];高技術(shù)通訊;2001年11期

9 王顯軍;;基于SOC單片機(jī)的高集成度光電編碼器電路設(shè)計(jì)[J];光學(xué)精密工程;2011年05期

10 董鳴;;AD7793在高精度溫控設(shè)備中的應(yīng)用[J];電子技術(shù);2012年08期

  本文關(guān)鍵詞：FPGA內(nèi)嵌Nios-II軟核的技術(shù)研究，，由筆耕文化傳播整理發(fā)布。

本文編號：329108