隨著數(shù)字信號(hào)處理技術(shù)的不斷發(fā)展,大多數(shù)領(lǐng)域?qū)η度胧较到y(tǒng)進(jìn)行信息處理要求的日益提高,新的功能強(qiáng)勁的高性能數(shù)字信號(hào)處理器相繼推出。單核處理器內(nèi)核頻率可達(dá)到1.25GHz,并且具有豐富的高速內(nèi)存、外設(shè)接口,但隨著通信和圖像處理等算法復(fù)雜度的增加,以及對(duì)信號(hào)處理質(zhì)量和實(shí)時(shí)性要求的日漸精密和嚴(yán)格,單個(gè)處理器核已經(jīng)不能很好地滿足處理要求,所以設(shè)計(jì)實(shí)現(xiàn)基于多核DSP（Digital Signal Processor）的處理系統(tǒng)或多DSP高速并行處理系統(tǒng)成為必要。嵌入式系統(tǒng)硬件平臺(tái)性能主要取決于核心處理模塊處理性能、互連接口帶寬以及互連拓?fù)浣Y(jié)構(gòu)。本設(shè)計(jì)是基于TI最新高性能8核DSP處理器TMS320C6678及邏輯芯片XC5VLX110T的高速并行處理系統(tǒng),不僅具有優(yōu)秀的內(nèi)核處理性能,而且互連接口具有極高的數(shù)據(jù)傳輸能力。考慮到處理對(duì)象的不確定性,系統(tǒng)還需要具有一定的通用性和深度擴(kuò)展性。本課題設(shè)計(jì)以實(shí)際項(xiàng)目應(yīng)用為依托,構(gòu)建的并行處理系統(tǒng)硬件平臺(tái)是整機(jī)系統(tǒng)的一部分,主要進(jìn)行復(fù)雜算法的處理。板卡采用標(biāo)準(zhǔn)的6U尺寸,通過(guò)CPCI-E連接器與高速背板進(jìn)行連接,實(shí)現(xiàn)系統(tǒng)互連和擴(kuò)展功能。本系統(tǒng)設(shè)計(jì)以DSP + FP... 

【文章來(lái)源】：北京工業(yè)大學(xué)北京市 211工程院校

【文章頁(yè)數(shù)】：90 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景
    1.2 課題相關(guān)技術(shù)
        1.2.1 高性能數(shù)字信號(hào)處理技術(shù)
        1.2.2 高速串行接口技術(shù)
        1.2.3 并行處理技術(shù)
        1.2.4 可重構(gòu)技術(shù)
    1.3 發(fā)展現(xiàn)狀及課題難點(diǎn)和目標(biāo)
    1.4 論文結(jié)構(gòu)
第2章 系統(tǒng)設(shè)計(jì)方案
    2.1 整機(jī)系統(tǒng)
    2.2 芯片選型
        2.2.1 DSP 處理器選型
        2.2.2 不同處理器比較
        2.2.3 FPGA 選型
    2.3 并行系統(tǒng)構(gòu)架
        2.3.1 并行系統(tǒng)分析
        2.3.2 互連接口方案
        2.3.3 系統(tǒng)結(jié)構(gòu)
        2.3.4 系統(tǒng)性能分析
    2.4 本章小結(jié)
第3章 系統(tǒng)接口電路設(shè)計(jì)
    3.1 TMS320C6678 電路設(shè)計(jì)
        3.1.1 JTAG 調(diào)試口電路設(shè)計(jì)
        3.1.2 時(shí)鐘電路設(shè)計(jì)
        3.1.3 外部存儲(chǔ)器電路設(shè)計(jì)
        3.1.4 高速串行接口電路設(shè)計(jì)
        3.1.5 TMS320C6678 其它部分電路設(shè)計(jì)
    3.2 XC5VLX110T 電路設(shè)計(jì)
        3.2.1 配置電路設(shè)計(jì)
        3.2.2 時(shí)鐘電路設(shè)計(jì)
        3.2.3 Rocket IO 接口電路設(shè)計(jì)
        3.2.4 可配置IO 分配及電路設(shè)計(jì)
        3.2.5 存儲(chǔ)器接口電路設(shè)計(jì)
    3.3 本章小結(jié)
第4章 系統(tǒng)電源
    4.1 系統(tǒng)功耗分析
        4.1.1 TMS320C6678 功耗分析
        4.1.2 XC5VLX110T 功耗分析
        4.1.3 高速存儲(chǔ)器功耗分析
        4.1.4 系統(tǒng)總體功耗分析
    4.2 系統(tǒng)電源設(shè)計(jì)
        4.2.1 電源方案
        4.2.2 電源電路設(shè)計(jì)
    4.3 系統(tǒng)電源上電順序
        4.3.1 系統(tǒng)電源上電順序分析
        4.3.2 系統(tǒng)上電順序電路設(shè)計(jì)
    4.4 本章小結(jié)
第5章 PCB 設(shè)計(jì)及信號(hào)完整性設(shè)計(jì)
    5.1 PCB 設(shè)計(jì)
        5.1.1 疊層設(shè)計(jì)
        5.1.2 PCB 布局
        5.1.3 PCB 布線
    5.2 信號(hào)完整性設(shè)計(jì)
        5.2.1 高速PCB 效應(yīng)
        5.2.2 信號(hào)完整性分析
        5.2.3 HyperLynx 仿真
    5.3 本章小結(jié)
總結(jié)
參考文獻(xiàn)
攻讀碩士學(xué)位期間所發(fā)表的學(xué)術(shù)論文
致謝


【參考文獻(xiàn)】：
期刊論文
[1]淺談并行處理技術(shù)[J]. 李峰,杜光輝.  科技資訊. 2010(32)
[2]一種基于通用DSP的并行處理系統(tǒng)設(shè)計(jì)[J]. 徐明,姜樹(shù)明,陳長(zhǎng)英,宋棟.  福建電腦. 2009(11)
[3]并行計(jì)算與并行處理技術(shù)的應(yīng)用研究[J]. 谷國(guó)太,肖漢.  河南理工大學(xué)學(xué)報(bào)(自然科學(xué)版). 2009(05)
[4]高性能多DSP互連技術(shù)[J]. 王勇,張平.  電子產(chǎn)品世界. 2009(04)
[5]嵌入式可重構(gòu)的多DSP圖像并行處理系統(tǒng)[J]. 趙振華,鄭紅.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2009(02)
[6]TI推出TMS320C6474三核DSP搶占高端DSP市場(chǎng)[J]. 陳楠.  世界電子元器件. 2008(12)
[7]基于SRIO的多DSP并行信號(hào)處理系統(tǒng)[J]. 屈磊,宋慰軍,茍冬榮,柴小麗,奚軍.  計(jì)算機(jī)工程. 2008(S1)
[8]基于TMS320C6455的高速SRIO接口設(shè)計(jì)[J]. 黃克武,吳海洲.  電子測(cè)量技術(shù). 2008(09)
[9]串行RapidIO在多DSP系統(tǒng)中的應(yīng)用初探[J]. 王帆,劉云.  計(jì)算機(jī)與數(shù)字工程. 2008(08)
[10]基于FPGA的多DSP系統(tǒng)接口電路設(shè)計(jì)[J]. 黃銳,唐繼勇,張磊.  中國(guó)測(cè)試技術(shù). 2008(03)

碩士論文
[1]RapidIO技術(shù)在信號(hào)處理系統(tǒng)中的應(yīng)用與研究[D]. 汪星宇.南京理工大學(xué) 2009
[2]基于TS201的圖像信息處理機(jī)硬件設(shè)計(jì)[D]. 高青.北京工業(yè)大學(xué) 2009
[3]基于FPGA的通用實(shí)時(shí)信號(hào)處理系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉李明.北京工業(yè)大學(xué) 2009



本文編號(hào)：3184683