H.264編碼標準與以往各種編碼標準相比,具有更高的編碼效率。然而,其編碼效率的提高是以增加編碼算法的計算復雜度為代價的,較高的算法復雜度在一定程度上影響了H.264的產(chǎn)業(yè)化進程。國內(nèi)外很多公司以及研究機構都在探討H.264編碼算法在嵌入式系統(tǒng)中,特別是數(shù)字信號處理器（DSP, Digital Signal Processor）平臺上的實時解決方案。但是,由于H.264編碼算法的復雜度以及嵌入式系統(tǒng)的資源限制,所以,至今沒有較好的解決方案。針對美國模擬數(shù)字設備公司（ADI, Analog Devices Incorporation）的ADSP-BF561的系統(tǒng)架構以及H.264編碼算法的特性,對H.264編碼算法在ADSP-BF561上的實現(xiàn)方案做了一些研究、探討。首先針對ADSP-BF561雙核架構,將H.264編碼算法中的模式選擇、變換、量化、反量化、反變換、熵編碼以及環(huán)路濾波、邊界擴展、半像素插值分別分配到2個核中進行處理,同時,在這2個核之間采用半幀、半幀相疊加的方式來實現(xiàn)雙核的并行。通過對ADSP-BF561上的高速緩存（Cache）和直接存儲器訪問（DMA, Direct ... 

【文章來源】：華中科技大學湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：68 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
1 緒論
    1.1 國內(nèi)外研究概況
    1.2 本文的研究工作
    1.3 本文的主要結構
2 H.264 編碼技術和BF561 開發(fā)平臺
    2.1 H.264 的基本編碼框架
    2.2 H.264 編碼算法的核心技術
    2.3 ADSP-BF561 開發(fā)平臺
    2.4 本章小結
3 總體設計方案
    3.1 系統(tǒng)的整體框架
    3.2 雙核之間的通訊
    3.3 雙核之間的任務分配
    3.4 雙核之間的數(shù)據(jù)調(diào)度
    3.5 代碼和數(shù)據(jù)的布局
    3.6 本章小結
4 總體實現(xiàn)方案
    4.1 H.264 編碼算法在BF561 上的移植
    4.2 H.264 編碼算法在雙核上的并行
    4.3 BF561 上指令 Cache 的配置
    4.4 Core A 中的數(shù)據(jù)調(diào)度策略
    4.5 Core B 中的數(shù)據(jù)調(diào)度策略
    4.6 BF561 上的代碼優(yōu)化技術
    4.7 H.264 中運動估計算法的改進
    4.8 本章小結
5 編碼器的性能分析
    5.1 編碼速率
    5.2 主觀質(zhì)量
    5.3 客觀質(zhì)量
    5.4 本章小結
6 總結和展望
    6.1 全文工作總結
    6.2 未來工作展望
致謝
參考文獻


【參考文獻】：
期刊論文
[1]一種快速去塊濾波器結構[J]. 王繼山,李揮.  微電子學與計算機. 2005(11)
[2]基于DM642的視頻編碼Cache優(yōu)化策略[J]. 王熹微,唐昆,崔慧娟.  微計算機信息. 2005(16)
[3]DSP基本體系結構和特點[J]. 竇海霓,朱銘鋯.  今日電子. 2003(06)
[4]DSP應用的結構和發(fā)展方向[J]. 許偉.  電子技術應用. 1999(03)
[5]數(shù)字信號處理（DSP）器件綜述[J]. 楊嘉偉.  制導與引信. 1998(04)



本文編號：3159599