本論文針對(duì)高采樣率、高分辨率的示波器采集系統(tǒng)下,高速高精度采樣數(shù)據(jù)大容量存儲(chǔ)與處理系統(tǒng)進(jìn)行研究與設(shè)計(jì)。在本項(xiàng)目中,示波器設(shè)計(jì)指標(biāo)為:雙通道20GSPS或四通道10GSPS實(shí)時(shí)采樣率、10bit垂直分辨率、1Gpts存儲(chǔ)深度,分段存儲(chǔ)最大存儲(chǔ)幅數(shù)65536幅。本文的具體研究?jī)?nèi)容主要有:一、對(duì)超高速并行采集系統(tǒng)的硬件架構(gòu)以及采集原理進(jìn)行研究分析,根據(jù)采集系統(tǒng)輸出數(shù)據(jù)吞吐量,計(jì)算存儲(chǔ)系統(tǒng)需求的吞吐量,并對(duì)存儲(chǔ)系統(tǒng)整體架構(gòu)進(jìn)行了設(shè)計(jì)。設(shè)計(jì)了包含8條同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDRAM）內(nèi)存條和8片SDRAM存儲(chǔ)顆粒的存儲(chǔ)架構(gòu),以此對(duì)超高速并行采集系統(tǒng)下的高速高精度采樣數(shù)據(jù)進(jìn)行大容量存儲(chǔ)設(shè)計(jì)。二、在設(shè)計(jì)的存儲(chǔ)框架下,對(duì)單個(gè)模-數(shù)轉(zhuǎn)換器（ADC）高精度采樣數(shù)據(jù)存儲(chǔ)的邏輯實(shí)現(xiàn)進(jìn)行設(shè)計(jì)。將一條SDRAM內(nèi)存條與一片SDRAM存儲(chǔ)顆粒并行存儲(chǔ),提高存儲(chǔ)系統(tǒng)對(duì)單個(gè)ADC采樣數(shù)據(jù)的接收能力,以此實(shí)現(xiàn)存儲(chǔ)系統(tǒng)對(duì)單個(gè)ADC高精度采樣數(shù)據(jù)進(jìn)行完整性存儲(chǔ)。三、在設(shè)計(jì)的存儲(chǔ)框架下,對(duì)多個(gè)ADC采樣數(shù)據(jù)存儲(chǔ)同步的邏輯實(shí)現(xiàn)進(jìn)行設(shè)計(jì)。包括對(duì)多個(gè)ADC采樣數(shù)據(jù)在多存儲(chǔ)器間同步存儲(chǔ)設(shè)計(jì),多ADC采樣數(shù)據(jù)分段存儲(chǔ)暫停同步設(shè)計(jì)。四、在設(shè)... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：92 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文的主要貢獻(xiàn)與創(chuàng)新
    1.4 本論文的結(jié)構(gòu)安排
第二章 波形數(shù)據(jù)存儲(chǔ)方案分析
    2.1 高速高精度采樣系統(tǒng)架構(gòu)分析
        2.1.1 數(shù)據(jù)采集基本原理
        2.1.2 TIADC并行采樣技術(shù)
        2.1.3 采集存儲(chǔ)方案整體框架
    2.2 采樣數(shù)據(jù)存儲(chǔ)原理分析
        2.2.1 普通存儲(chǔ)模式
        2.2.2 深存儲(chǔ)模式
        2.2.3 分段存儲(chǔ)模式
    2.3 高速高精度采樣數(shù)據(jù)大容量存儲(chǔ)方案分析
        2.3.1 單ADC采樣數(shù)據(jù)存儲(chǔ)方案分析
        2.3.2 多ADC采樣數(shù)據(jù)同步存儲(chǔ)分析
        2.3.3 采樣數(shù)據(jù)大容量存儲(chǔ)總體方案
    2.4 本章小結(jié)
第三章 單ADC高精度采樣數(shù)據(jù)大容量存儲(chǔ)方案設(shè)計(jì)與實(shí)現(xiàn)
    3.1 單ADC采樣數(shù)據(jù)大容量存儲(chǔ)控制器模塊設(shè)計(jì)與實(shí)現(xiàn)
        3.1.1 MIG核接口分析
        3.1.2 單ADC采樣數(shù)據(jù)大容量存儲(chǔ)控制器狀態(tài)機(jī)設(shè)計(jì)與實(shí)現(xiàn)
        3.1.3 單ADC采樣數(shù)據(jù)大容量存儲(chǔ)控制器乒乓操作設(shè)計(jì)與實(shí)現(xiàn)
        3.1.4 單ADC采樣數(shù)據(jù)大容量存儲(chǔ)控制器模塊頂層設(shè)計(jì)與實(shí)現(xiàn)
    3.2 單ADC采樣數(shù)據(jù)大容量存儲(chǔ)任意存儲(chǔ)深度設(shè)計(jì)與實(shí)現(xiàn)
    3.3 單ADC采樣數(shù)據(jù)多存儲(chǔ)器并行存儲(chǔ)設(shè)計(jì)與實(shí)現(xiàn)
    3.4 單ADC采樣數(shù)據(jù)分段存儲(chǔ)控制模塊設(shè)計(jì)與實(shí)現(xiàn)
        3.4.1 單ADC采樣數(shù)據(jù)分段存儲(chǔ)功能狀態(tài)機(jī)設(shè)計(jì)與實(shí)現(xiàn)
        3.4.2 單ADC采樣數(shù)據(jù)分段存儲(chǔ)模塊波形存儲(chǔ)狀態(tài)機(jī)設(shè)計(jì)與實(shí)現(xiàn)
    3.5 單ADC采樣數(shù)據(jù)分段存儲(chǔ)循環(huán)錄制設(shè)計(jì)與實(shí)現(xiàn)
    3.6 本章小結(jié)
第四章 多ADC采樣數(shù)據(jù)大容量存儲(chǔ)同步設(shè)計(jì)與實(shí)現(xiàn)
    4.1 多ADC采樣數(shù)據(jù)大容量存儲(chǔ)同步存入設(shè)計(jì)與實(shí)現(xiàn)
        4.1.1 多ADC采樣數(shù)據(jù)普通存儲(chǔ)模式同步設(shè)計(jì)分析
        4.1.2 多ADC采樣數(shù)據(jù)深存儲(chǔ)模式同步存儲(chǔ)設(shè)計(jì)分析
        4.1.3 多ADC采樣數(shù)據(jù)分段存儲(chǔ)模式同步設(shè)計(jì)分析
        4.1.4 多ADC采樣數(shù)據(jù)分段存儲(chǔ)同步設(shè)計(jì)與實(shí)現(xiàn)
    4.2 多ADC采樣數(shù)據(jù)分段存儲(chǔ)暫停同步設(shè)計(jì)與實(shí)現(xiàn)
        4.2.1 多ADC采樣數(shù)據(jù)分段存儲(chǔ)暫停機(jī)制分析
        4.2.2 多ADC采樣數(shù)據(jù)分段存儲(chǔ)暫停同步設(shè)計(jì)
    4.3 本章小結(jié)
第五章 大容量存儲(chǔ)采樣數(shù)據(jù)處理設(shè)計(jì)與實(shí)現(xiàn)
    5.1 大容量存儲(chǔ)采樣數(shù)據(jù)同步處理設(shè)計(jì)與實(shí)現(xiàn)
        5.1.1 大容量存儲(chǔ)單ADC采樣數(shù)據(jù)同步處理設(shè)計(jì)與實(shí)現(xiàn)
        5.1.2 大容量存儲(chǔ)多ADC采樣數(shù)據(jù)同步處理設(shè)計(jì)與實(shí)現(xiàn)
    5.2 大容量存儲(chǔ)采樣數(shù)據(jù)抽點(diǎn)處理設(shè)計(jì)與實(shí)現(xiàn)
    5.3 本章小結(jié)
第六章 系統(tǒng)測(cè)試與分析
    6.1 單ADC高精度采樣數(shù)據(jù)存儲(chǔ)完整性驗(yàn)證與分析
    6.2 深存儲(chǔ)模塊任意存儲(chǔ)深度設(shè)計(jì)功能驗(yàn)證與分析
    6.3 深存儲(chǔ)模塊乒乓操作設(shè)計(jì)功能驗(yàn)證與分析
    6.4 分段存儲(chǔ)模塊循環(huán)錄制設(shè)計(jì)功能驗(yàn)證與分析
    6.5 寫使能同步模塊設(shè)計(jì)功能驗(yàn)證與分析
    6.6 多FPGA采樣數(shù)據(jù)讀取同步設(shè)計(jì)功能驗(yàn)證與分析
    6.7 多FPGA采樣數(shù)據(jù)大容量存儲(chǔ)暫停同步設(shè)計(jì)功能驗(yàn)證與分析
    6.8 深存儲(chǔ)功能驗(yàn)證與分析
    6.9 分段存儲(chǔ)功能驗(yàn)證與分析
    6.10 本章小結(jié)
第七章 全文總結(jié)及展望
致謝
參考文獻(xiàn)
個(gè)人簡(jiǎn)歷及取得的成果


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的應(yīng)用于STM32的SDRAM控制器設(shè)計(jì)方案[J]. 楊騰.  智庫時(shí)代. 2019(07)
[2]基于FPGA的SDRAM接口設(shè)計(jì)及實(shí)現(xiàn)[J]. 齊佳碩,王洪巖.  電子測(cè)量技術(shù). 2018(19)
[3]一種基于分段存儲(chǔ)的三維映射方法[J]. 楊擴(kuò)軍,田書林,宋金鵬,蔣俊.  電子科技大學(xué)學(xué)報(bào). 2015(02)
[4]基于TIADC的20 GS/s高速數(shù)據(jù)采集系統(tǒng)[J]. 楊擴(kuò)軍,田書林,蔣俊,曾浩.  儀器儀表學(xué)報(bào). 2014(04)
[5]Teledyne LeCroy發(fā)布HDO系列高分辨率示波器[J].   電子測(cè)試. 2012(11)
[6]高速數(shù)據(jù)采集系統(tǒng)中觸發(fā)點(diǎn)同步技術(shù)研究[J]. 郭連平,田書林,蔣俊,曾浩.  電子測(cè)量與儀器學(xué)報(bào). 2010(03)
[7]一種超高速并行采樣技術(shù)的研究與實(shí)現(xiàn)[J]. 黃武煌,王厚軍,曾浩.  電子測(cè)量與儀器學(xué)報(bào). 2009(08)
[8]示波器的采樣率和存儲(chǔ)深度[J]. 李軍.  今日電子. 2009(08)
[9]論ASIC與FPGA之爭(zhēng)[J]. 韓俊剛.  計(jì)算機(jī)工程. 2004(08)

博士論文
[1]基于并行處理的超高速采樣系統(tǒng)研究與實(shí)現(xiàn)[D]. 黃武煌.電子科技大學(xué) 2015
[2]寬帶無縫采集技術(shù)及其在數(shù)字示波器中的應(yīng)用研究[D]. 曾浩.電子科技大學(xué) 2010

碩士論文
[1]高清晰數(shù)字示波器的采集與存儲(chǔ)模塊硬件設(shè)計(jì)[D]. 李康平.電子科技大學(xué) 2018
[2]四通道數(shù)字三維示波器存儲(chǔ)系統(tǒng)的硬件設(shè)計(jì)[D]. 王翔輝.電子科技大學(xué) 2015
[3]基于DDR2的DSO大容量存儲(chǔ)研究[D]. 陳龍.電子科技大學(xué) 2009
[4]DDR2 SDRAM在高端數(shù)字存儲(chǔ)示波器中的應(yīng)用[D]. 任穎.電子科技大學(xué) 2009
[5]DDR存儲(chǔ)控制器的設(shè)計(jì)與應(yīng)用[D]. 陳昊.國(guó)防科學(xué)技術(shù)大學(xué) 2006



本文編號(hào)：3159838