發(fā)布時間：2021-01-23 04:56

　　本課題根據(jù)系統(tǒng)的功能要求,采用模塊化設計思想,提出了基于CPCI總線的多路數(shù)據(jù)再生系統(tǒng)的設計方案。將整個系統(tǒng)分為三個模塊.分別為CPCI總線接口模塊,DSP模塊和32路數(shù)模轉換模塊。CPCI總線接口模塊主要實現(xiàn)CPCI總線接口。實現(xiàn)方法是采用專用的橋接芯片PCI9056配合FPGA的邏輯來實現(xiàn)的,這種方法有效地降低了設計難度,縮短了開發(fā)時間,獲得了較好的數(shù)據(jù)傳輸性能。DSP模塊的功能是產生或者接收外部傳入的32路數(shù)字信號,并通過DSP程序控制D/A轉換率、各路的工作狀態(tài)以及各路輸出模擬信號的幅度和頻率,實現(xiàn)軟件控制的目的。數(shù)模轉換模塊主要完成32路的數(shù)模轉換功能。由FPGA芯片、D/A芯片以及一些輔助芯片組成。FPGA將DSP中的數(shù)字信號分發(fā)給各D/A芯片。并根據(jù)DSP中設定的參數(shù)產生D/A的工作時鐘,完成32路的數(shù)模轉換功能。同時,根據(jù)系統(tǒng)指標要求,分析了32路間幅度和相位一致性誤差的影響因素,合理選擇器件,保證了本板中32路之間的一致性。另外,系統(tǒng)中采用LVDS協(xié)議形成了高精度的時鐘同步網絡,實現(xiàn)了多板同步功能,保證了多板中各通道之間的相位一致性。最后,提出了測試D/A板各項指標的... 

【文章來源】：河北科技大學河北省

【文章頁數(shù)】：84 頁

【學位級別】：碩士

【部分圖文】：

Flg.2一是D廠A板的系統(tǒng)框圖

第4章系統(tǒng)的硬件設計J認G下載接口與 ADSPTSZOIS芯片之間的連接電路如圖4一8所示。仁二卜功州以圖4一 8JTAG接口與ADSPTS201S的電路Fig陣一 8Theeircul;bet、、‘eel飛J刁認 Gan巨 ADSPTSZ()15為了避免外部噪聲的干擾，并增強信號的驅動能力，系統(tǒng)電路中將連接到仿真器的信號都址了一個5.Ikg2白勺上拉電阻。因為連接器上的CLK水(即4引肚「)信號不使用，為了避免引入噪聲的干擾，設計中將CLK仄信號接地。同時，為了增強信號的驅動能力，尾路中使用了驅動芯片TI一SN74口TH244A。在JTAG下載接口與 ADSPTSZOIS之間需要完成6個信號的驅動，而TI一SN74腳TH244A芯片能同時完成8個的信號驅就，可以滿足系統(tǒng)中的要求。T1一SN74L\7TH244A芯片的供電毛壓是 3.3、一。4.3數(shù)/模轉換的設計數(shù)/模轉換主要由FPGA，數(shù)模轉換毛路和信號調理電路三部分組成。 4.3.1CS434蘇的連接CS4345的閃部給構如圖干9所示一一CS4345支持兩路模擬信號的輸出.兩路數(shù)拒從CS4345芯片的同一引腳依次呂行輸入.經通道選擇

串行數(shù)--卜據(jù)輸入圖4一 9CS4345的內部結構圖Fig4· 9TheinnerstruetureehartofCS4345CS4345的引腳如圖4一10所示。其中，SD水是串行數(shù)據(jù)輸入信號 ;DEM/lSCLK是去加重濾波器控制或者外部串行時鐘輸入信號;LRCK是左右通道的選擇信號;McLK是主時鐘，為△一工調制器和數(shù)字濾波器提供時鐘源:VQ是靜態(tài)參考電壓:FILT+是對內部采樣電路的正參考電壓;AOUTL是左通道模擬電壓輸出;AOUTR是右通道模擬電壓輸出:、叭是電源輸入引腳，為內部模擬電路和數(shù)字電路提供電源;GND的參考地閻。SDINDE抽ISCLKLRCKMCLKVQ氨{，睜到2酬!3匕口AOUTRVA酬_}5。巨GN。7陣A。盯‘6巨二F!L丁+匿乙一 10CS4345的弓}腳巴 F19.4· 10ThefootPrin;e‘lartofCS4345根據(jù)CS4345芯片引腳的定義和設計要求.CS乙345的電路連接如匿4一1{彭只.其比.SD巧是兩路數(shù)字信號的出行輸入信號:DEM， /SCLK引腳接的是gCLK了，寸鉚信號.等同沒有使用去加重甩跨.是數(shù)字信號各泣讀取獷鐘:MCLK和七RCK一上是芯片二作的盯鐘輸入信號，其口，LRCK是信號的轉換亙F、


本文編號：2994594