最近的幾十年,為了提高處理器性能,流水線被設(shè)計(jì)得越來(lái)越深,越來(lái)越寬。但是,由于程序設(shè)計(jì)中普遍使用的分支指令存在著執(zhí)行行為的不確定性,處理器往往會(huì)因整條流水線停頓等待分支指令的執(zhí)行結(jié)果,從而降低處理器執(zhí)行效率。因此,針對(duì)分支指令優(yōu)化的一種技術(shù)——流水線分支預(yù)測(cè)技術(shù),逐漸嶄露頭角,各種先進(jìn)的分支預(yù)測(cè)機(jī)制也逐漸被提出。如何提高分支預(yù)測(cè)的精度則成為該領(lǐng)域?qū)＜覀冄芯康闹饕较�。針�?duì)目前超標(biāo)量處理器中分支預(yù)測(cè)器預(yù)測(cè)精度的問題,近兩年國(guó)外某些研究人員和機(jī)構(gòu)開始對(duì)處理器中數(shù)據(jù)重用技術(shù)進(jìn)行研究。旨在重用程序在執(zhí)行過程中產(chǎn)生的指令和計(jì)算數(shù)據(jù)冗余信息,提高分支預(yù)測(cè)精度,降低處理器功耗。而研究成果表明,合理利用數(shù)據(jù)重用技術(shù)不僅可以提高處理器性能,而且能夠降低處理器功耗。本文首先介紹了超標(biāo)量處理器、分支預(yù)測(cè)技術(shù)和數(shù)據(jù)重用理論的研究現(xiàn)狀和發(fā)展趨勢(shì)。在配置了GAs型兩級(jí)動(dòng)態(tài)分支預(yù)測(cè)器的五級(jí)超標(biāo)量SimpleScalar仿真平臺(tái)后,利用SimpleScalar工具對(duì)已有SPEC 95標(biāo)準(zhǔn)測(cè)試集進(jìn)行實(shí)驗(yàn)數(shù)據(jù)分析,發(fā)現(xiàn)標(biāo)準(zhǔn)測(cè)試集中不僅存在著一定的數(shù)據(jù)可重用,而且,目前所采用的預(yù)測(cè)恢復(fù)機(jī)制會(huì)帶來(lái)額外的時(shí)鐘周期損失。因此,本... 

【文章來(lái)源】：哈爾濱工程大學(xué)黑龍江省 211工程院校

【文章頁(yè)數(shù)】：63 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 論文的主要工作
    1.4 論文的組織結(jié)構(gòu)
第2章 超標(biāo)量處理器分支預(yù)測(cè)技術(shù)研究
    2.1 超標(biāo)量處理器研究
        2.1.1 超標(biāo)量處理器典型結(jié)構(gòu)
        2.1.2 超標(biāo)量主要技術(shù)
    2.2 分支預(yù)測(cè)技術(shù)研究
        2.2.1 簡(jiǎn)單靜態(tài)分支預(yù)測(cè)
        2.2.2 簡(jiǎn)單動(dòng)態(tài)分支預(yù)測(cè)
        2.2.3 基于歷史的兩級(jí)分支預(yù)測(cè)
        2.2.4 組合分支預(yù)測(cè)器
        2.2.5 分支預(yù)測(cè)應(yīng)用
    2.3 本章小結(jié)
第3章 實(shí)驗(yàn)分析
    3.1 SimpleScalar
    3.2 SPEC
    3.3 兩級(jí)動(dòng)態(tài)分支預(yù)測(cè)器預(yù)測(cè)精度分析
        3.3.1 基準(zhǔn)測(cè)試程序中Loop 型程序
        3.3.2 兩級(jí)分支預(yù)測(cè)器性能測(cè)試
    3.4 本章小結(jié)
第4章 超標(biāo)量處理器分支預(yù)測(cè)模型設(shè)計(jì)
    4.1 數(shù)據(jù)重用機(jī)制的研究
        4.1.1 數(shù)據(jù)重用原理
        4.1.2 數(shù)據(jù)重用前景
    4.2 新型超標(biāo)量處理器模型
    4.3 Loop 檢測(cè)器結(jié)構(gòu)設(shè)計(jì)
    4.4 B-Cache 預(yù)測(cè)失誤恢復(fù)器
    4.5 本章小結(jié)
第5章 模型實(shí)現(xiàn)及驗(yàn)證
Outorder 分析">    5.1 Sim_Outorder 分析
    5.2 Loop 檢測(cè)器
    5.3 B-Cache 預(yù)測(cè)失誤恢復(fù)器實(shí)現(xiàn)
    5.4 模型驗(yàn)證測(cè)試及結(jié)果分析
    5.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文和取得的科研成果
致謝


【參考文獻(xiàn)】：
期刊論文
[1]一種基于綜合歷史信息的SMT結(jié)構(gòu)分支預(yù)測(cè)算法[J]. 王晶,樊曉椏,葉曾.  計(jì)算機(jī)科學(xué). 2008(02)
[2]同時(shí)多線程處理器上的動(dòng)態(tài)分支預(yù)測(cè)器設(shè)計(jì)方案研究[J]. 任建,安虹,路放,梁博.  計(jì)算機(jī)科學(xué). 2006(03)
[3]安騰處理器中多級(jí)分支預(yù)測(cè)機(jī)制[J]. 蘇銘,趙榮彩,宋宗宇.  微計(jì)算機(jī)信息. 2005(21)
[4]64位MIPS指令處理器的流水線設(shè)計(jì)[J]. 李明剛.  現(xiàn)代電子技術(shù). 2005(03)
[5]SimpleScalar模擬器內(nèi)核分析及應(yīng)用[J]. 陳劍龍,傅忠傳,崔剛.  哈爾濱工業(yè)大學(xué)學(xué)報(bào). 2004(05)
[6]一種精確的分支預(yù)測(cè)微處理器模型[J]. 陳躍躍,周興銘.  計(jì)算機(jī)研究與發(fā)展. 2003(05)
[7]一種硬件預(yù)取機(jī)構(gòu)及其對(duì)系統(tǒng)影響的研究[J]. 鄧讓鈺,謝倫國(guó),肖立權(quán).  計(jì)算機(jī)工程與科學(xué). 2001(06)

碩士論文
[1]基于MIPS處理器的分支預(yù)測(cè)機(jī)制的研究與設(shè)計(jì)[D]. 李靜梅.哈爾濱工程大學(xué) 2007
[2]Cache預(yù)測(cè)技術(shù)的研究[D]. 薛燕.西北工業(yè)大學(xué) 2005
[3]X微處理器分支預(yù)測(cè)機(jī)制設(shè)計(jì)及模糊加權(quán)的分支預(yù)測(cè)研究[D]. 焦永.國(guó)防科學(xué)技術(shù)大學(xué) 2004
[4]X通用微處理器指令控制部件的關(guān)鍵技術(shù)研究[D]. 戴曦.國(guó)防科學(xué)技術(shù)大學(xué) 2004
[5]64位高性能微處理器前端取指部件的設(shè)計(jì)與實(shí)現(xiàn)[D]. 周宏偉.國(guó)防科學(xué)技術(shù)大學(xué) 2003
[6]EPIC體系結(jié)構(gòu)研究與流水線設(shè)計(jì)及實(shí)現(xiàn)[D]. 高軍.中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué) 2002



本文編號(hào)：2994602