DSP是一款具有數(shù)字信號處理能力的微型處理器芯片，在當今的數(shù)字處理系統(tǒng)中起到關鍵的作用。當前，DSP已經(jīng)在國防軍事、家庭電器、工程控制、移動通信等很多領域應用廣泛。近幾年，DSP的發(fā)展非常迅速，在各方面的得到了很好的應用，關于它的性能要求也在逐漸提升，可遇到了像“存儲墻”這樣問題帶來的發(fā)展瓶頸，為解決這類問題，我們采用多級Cache的結(jié)構(gòu)。其中L2Cache起到連接片內(nèi)Cache與片外存儲的作用，L2Cache采用的是“Cache+RAM”的結(jié)構(gòu)，所以設計一種高性能高效的L2Cache是非常必要的。X-QDSP是我所自主設計的一款高性能多核DSP芯片，其工作主頻可達500MHz，采用超長指令集（VLIW）和片內(nèi)多級存儲體系結(jié)構(gòu)。片上存儲器總?cè)萘繛?MB，其中二級存儲器的總?cè)萘繛?MB，每個DSP核256KB，采用了“Cache+RAM”這樣可配置的結(jié)構(gòu)，可以根據(jù)應用需要來調(diào)整L2Cache中RAM和Cache的大小比例。文章對高速高效性能的L2Cache進行了設計實現(xiàn)，并對其功能性能進行了測試驗證，具體做了如下幾方面：1)對當前Cache的一般性設計方法進行了分析，多方位論述了在DSP... 

【文章來源】：國防科技大學湖南省 211工程院校 985工程院校

【文章頁數(shù)】：77 頁

【學位級別】：碩士

【部分圖文】：

TIC6000DSP結(jié)構(gòu)圖

國防科學技術大學研究生院工程碩士學位論文直接映射的結(jié)構(gòu)；LIDCache的容量也為4KB，采用的是兩路組相聯(lián)的結(jié)構(gòu)。二級存儲器（L2）容量 192~256KB，程序和數(shù)據(jù)共享存儲，用戶可以將其配置成SRAM，或者 SRAM 和 Cache 按比例的組合, 可配置二級 Cache 的最大容量是64KB，配置方式與 X-DSP 單核芯片相同。

國防科學技術大學研究生院工程碩士學位論文其寬度為 32 位支持按字節(jié)操作。2 個 L2_CACHE_MASK 模塊構(gòu)成一個 64 位的邏輯體，4 個邏輯體按低位交叉組成整個數(shù)據(jù)體。Tag 體的 RA2_L2_TAG 模塊也是由memory compiler 編譯生成，其寬度為 18位，四路Cache分別由四個tag體模塊控制�？刂七壿嬍强刂芁2行為的核心部件，可大致分為Cache行為處理、EDMA請求處理、控制寄存器維護和輔助處理等部分。Cache 行為的前期根據(jù)請求源和類型的不同又可以分為 L1P 讀失效、L1D 讀失效、L1D 替換回寫、L1D 失效寫等子模塊，主要的控制行為由 L2_TagState_FSM 模塊實現(xiàn)。輔助處理邏輯包塊偵聽及一致性維護邏輯，L2 Cache 數(shù)據(jù)的讀取/寫回控制邏輯——與EMIF的接口，L2 訪問外設總線仲裁器等三個部分，下面將針對這些邏輯分別從正確性、兼容性和處理效率等方面進行論述。L2 控制邏輯按功能劃分 8 個模塊圖 2.10：

【參考文獻】：
期刊論文
[1]片上多處理器末級Cache優(yōu)化技術研究[J]. 李浩,謝倫國.  計算機研究與發(fā)展. 2012(S1)
[2]面向CMP體系結(jié)構(gòu)的二級CACHE替換算法設計[J]. 張駿,樊曉椏,劉松鶴.  小型微型計算機系統(tǒng). 2007(12)
[3]一種嵌入式處理器的動態(tài)可重構(gòu)Cache設計[J]. 張毅,汪東升.  計算機工程與應用. 2004(08)

博士論文
[1]同步數(shù)據(jù)觸發(fā)體系結(jié)構(gòu)多核處理器存儲系統(tǒng)關鍵技術研究[D]. 郭建軍.國防科學技術大學 2008
[2]利用程序分析和優(yōu)化提高Cache性能[D]. 付雄.中國科學技術大學 2007

碩士論文
[1]“銀河飛騰-DX”DSP高效二級cache的設計與實現(xiàn)[D]. 靳強.國防科學技術大學 2011
[2]YHFT-DX一級Cache控制器的設計優(yōu)化與系統(tǒng)級驗證方法研究[D]. 楊喚榮.國防科學技術大學 2010
[3]高性能DSP一級Cache缺失流水設計與實現(xiàn)[D]. 傅祎暉.國防科學技術大學 2009
[4]DSP高效片內(nèi)二級Cache控制器的設計與實現(xiàn)[D]. 劉勝.國防科學技術大學 2008
[5]高性能DSP片內(nèi)存儲系統(tǒng)的局部優(yōu)化設計研究[D]. 張丹瑜.國防科學技術大學 2004
[6]高性能DSP片內(nèi)二級Cache控制器設計研究[D]. 程由猛.國防科學技術大學 2003



本文編號：2992512