隨著安全技術(shù)的不斷發(fā)展，人們對安全產(chǎn)品的安全性以及安全產(chǎn)品的速度提出了更高的要求。這使得密碼專用芯片的研究成為信息安全領(lǐng)域的的一個熱點(diǎn)課題。要提高安全產(chǎn)品的速度就需要采用芯片、并行處理和群集等技術(shù)。其中所謂的芯片技術(shù)主要是指FPGA&ASIC技術(shù)，F(xiàn)PGA&ASIC技術(shù)可以理解成在芯片中實(shí)現(xiàn)安全產(chǎn)品應(yīng)用，這個固化過程會大大提高安全產(chǎn)品原本的運(yùn)行處理速度。同時，采用芯片技術(shù)比采用通用集成電路技術(shù)還有體積小、重量輕、功耗低、可靠性高等幾個方面的優(yōu)勢。 如果僅僅使用ASIC&FPGA技術(shù)對密碼算法采用芯片技術(shù)，而忽略了接口的芯片化，其結(jié)果必然導(dǎo)致安全產(chǎn)品速度的整體下降。另外將所有的算法處理器以及產(chǎn)品所用到的接口部分全部集成在同一個芯片中，無論是在體積，功耗方面還是在成本以及可靠性方面都比僅集成算法處理器有著一定程度的優(yōu)勢。這就要求使用HDL語言實(shí)現(xiàn)安全產(chǎn)品所使用的接口，從而同時將使用HDL語言實(shí)現(xiàn)的算法處理器以及接口集成在同一個芯片中。 基于USB KEY的身份認(rèn)證方式是一種方便、安全、經(jīng)濟(jì)的身份認(rèn)證技術(shù)，它采用軟硬件相結(jié)合一次一密的強(qiáng)雙因子認(rèn)證模式，很好... 

【文章來源】：山東大學(xué)山東省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：64 頁

【學(xué)位級別】：碩士

【部分圖文】：

礴uTMI模塊結(jié)構(gòu)

包組裝器會根據(jù)輸入控制線的要求，在規(guī)定的時間內(nèi)發(fā)送相應(yīng)的包。包組裝器對外的接口如圖3一6所示。圖3一6包組裝器包組裝器的VerilogHDL語一言實(shí)現(xiàn)使用了狀態(tài)機(jī)，這里就不再細(xì)述。其組裝原理如下:1.如果要組裝握手包，則直接將該握手包對應(yīng)的PDI傳輸?shù)経TMI模塊即可。2.如果要組裝數(shù)據(jù)包，則要將該數(shù)據(jù)包對應(yīng)的PID、要發(fā)送數(shù)據(jù)以及計(jì)算出的對應(yīng)的CRC16順序傳輸?shù)経TMI模塊。3.7.2包拆裝器包拆裝器上要負(fù)責(zé)將TLIMI傳輸過來的包根據(jù)尸印進(jìn)行判斷拆裝，如果傳輸過來的是握手包，則經(jīng)過判斷后將兒交’J協(xié)議引擎處理。如果傳輸過來的是令牌包，包拆裝器進(jìn)行yJl斷井進(jìn)行C{l〔‘5校驗(yàn)，將校驗(yàn)后的結(jié)果傳輸?shù)絽f(xié)議引擎模塊進(jìn)行處3(l

將將數(shù)據(jù)寫入到存儲儲器器器圖3一8包拆分器處理流程圖3.7.3協(xié)議引擎協(xié)議引擎可以說是LP模塊的控制部分，包拆裝器收到包后進(jìn)行拆分，將該包的PID類型告知協(xié)議引擎部分。協(xié)議引擎根據(jù)uBs協(xié)議的規(guī)定，按照事務(wù)傳輸?shù)捻樞蜃龀鲰憫?yīng)，通知包組裝器按照何種類型的包進(jìn)行數(shù)據(jù)組裝。協(xié)議引擎部分的接口如圖3一9所示。協(xié)議引擎先根據(jù)得到的令牌包的PDI決定要進(jìn)行的事務(wù)處理，如果得到的是SETUP令牌包，則進(jìn)行控制傳輸事務(wù)處理:如果得到的是NI令牌包，則進(jìn)行NI傳輸事務(wù)處理;如果得到的是OUT令牌包，則進(jìn)行oTu事務(wù)處理;如果得到的是特殊令牌包

【參考文獻(xiàn)】：
期刊論文
[1]無線USB標(biāo)準(zhǔn)簡介[J]. 黃勇,邵飛,顧娟.  信息技術(shù)與標(biāo)準(zhǔn)化. 2005(07)
[2]USB設(shè)備控制器中串行接口引擎的設(shè)計(jì)[J]. 申柏泉,王玉艷.  計(jì)算機(jī)工程. 2004(21)
[3]USB IP核在深亞微米設(shè)計(jì)平臺中的設(shè)計(jì)與實(shí)現(xiàn)[J]. 黃志強(qiáng),林爭輝.  微電子學(xué). 2004(04)
[4]USB2.0協(xié)議從控制器設(shè)計(jì)[J]. 曹自力,李曦.  計(jì)算機(jī)應(yīng)用. 2004(04)
[5]USB2.0設(shè)備控制器IP核的Verilog HDL設(shè)計(jì)[J]. 周芳,吳寧.  南京師范大學(xué)學(xué)報(工程技術(shù)版). 2003(04)
[6]USB外設(shè)接口的FPGA實(shí)現(xiàn)[J]. 蘇彥鋒,衣曉峰,周榮政,劉軍,洪志良.  微電子學(xué)與計(jì)算機(jī). 2002(12)



本文編號：2929733