發(fā)布時間：2020-12-18 00:24

　　集成電路工藝的發(fā)展使得將系統(tǒng)集成在一塊芯片中實(shí)現(xiàn)成為可能，芯片設(shè)計(jì)進(jìn)入片上系統(tǒng)(SOC)時代。為了更好的滿足嵌入式系統(tǒng)的蓬勃發(fā)展，需要不斷的對新處理器體系架構(gòu)進(jìn)行廣泛的研究。傳統(tǒng)的精簡指令集處理器(RISC)和數(shù)字信號處理器(DSP)各自具有不同的指令集結(jié)構(gòu)和微結(jié)構(gòu)特點(diǎn)，適合于不同的應(yīng)用領(lǐng)域。作為RISC和DSP融合體的RISC／DSP架構(gòu)，由于既善于執(zhí)行系統(tǒng)程序，又善于執(zhí)行信號處理程序，所以能夠較好的適應(yīng)嵌入式系統(tǒng)的發(fā)展。 本文作者參加了浙江大學(xué)信息與電子工程學(xué)系SOC R&D小組承擔(dān)的國家863超大規(guī)模集成電路設(shè)計(jì)重大專項(xiàng)項(xiàng)目，參與開發(fā)了具有自主知識產(chǎn)權(quán)的RISC／DSP處理器——MD32，并從中總結(jié)出結(jié)構(gòu)、微結(jié)構(gòu)設(shè)計(jì)等方面的一些方法和理論。MD32將RISC與DSP處理器的指令操作、尋址模式等要素充分融合，設(shè)計(jì)了并行操作、多媒體分裂模式等指令操作，形成了兼有RISC、DSP、SIMD特點(diǎn)的一種新的指令集結(jié)構(gòu)，并在此基礎(chǔ)上進(jìn)行了具有自身特色的RISC／DSP微結(jié)構(gòu)組成設(shè)計(jì)和統(tǒng)一的流水結(jié)構(gòu)劃分，使得RISC／DSP體系既能夠發(fā)揮RISC處理器的系統(tǒng)執(zhí)行能力，又具有DSP... 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：127 頁

【學(xué)位級別】：博士

【文章目錄】：
摘要
Abstract
目錄
第一章 緒論
    1.1 嵌入式系統(tǒng)發(fā)展史
    1.2 嵌入式系統(tǒng)處理器
        1.2.1 DSP處理器
        1.2.2 RISC處理器
        1.2.3 混合類型處理器
    1.3 嵌入式系統(tǒng)設(shè)計(jì)手段
    1.4 本文的主要研究工作、創(chuàng)新點(diǎn)及內(nèi)容安排
第二章 RISC／DSP結(jié)構(gòu)研究
    2.1 結(jié)構(gòu)定義
    2.2 MIPS指令結(jié)構(gòu)的構(gòu)成與特點(diǎn)
        2.2.1 指令構(gòu)成模型
        2.2.2 構(gòu)成條件正交性
        2.2.3 構(gòu)成條件空位
    2.3 MD32指令結(jié)構(gòu)的構(gòu)成與特點(diǎn)
        2.3.1 尋址模式設(shè)計(jì)
        2.3.2 指令操作設(shè)計(jì)
        2.3.3 指令構(gòu)成設(shè)計(jì)
        2.3.4 與MIPS指令結(jié)構(gòu)的比較
    2.4 本章小結(jié)
第三章 RISC／DSP微結(jié)構(gòu)研究
    3.1 流水線結(jié)構(gòu)設(shè)計(jì)
        3.1.1 流水結(jié)構(gòu)組成
        3.1.2 流水結(jié)構(gòu)劃分
    3.2 微結(jié)構(gòu)組成設(shè)計(jì)方法及特點(diǎn)
        3.2.1 并行化設(shè)計(jì)
        3.2.2 內(nèi)部流水設(shè)計(jì)
        3.2.3 集中控制設(shè)計(jì)
        3.2.4 參數(shù)化設(shè)計(jì)
        3.2.5 結(jié)構(gòu)化、模塊化、層次化設(shè)計(jì)
    3.3 本章小結(jié)
第四章 RISC／DSP驗(yàn)證平臺研究
    4.1 協(xié)同驗(yàn)證平臺模型
    4.2 驗(yàn)證軟平臺
        4.2.1 功能驗(yàn)證
        4.2.2 驗(yàn)證數(shù)據(jù)
    4.3 驗(yàn)證硬平臺
        4.3.1 驗(yàn)證硬平臺設(shè)計(jì)
        4.3.2 FPGA模塊設(shè)計(jì)
        4.3.3 MD32的FPGA實(shí)現(xiàn)
    4.4 本章小結(jié)
    4.5 全文總結(jié)
參考文獻(xiàn)
作者攻讀博士期間發(fā)表的論文
作者攻讀博士期間參加的科研工作
致謝



本文編號：2922988