高性能乘法器是現(xiàn)代數(shù)字信號(hào)處理器(DSP)中的重要部件,是完成高性能實(shí)時(shí)數(shù)字信號(hào)處理和圖像處理的關(guān)鍵所在。浮點(diǎn)乘法器具有面積大、延遲長、結(jié)構(gòu)復(fù)雜的特點(diǎn)。如何設(shè)計(jì)出高速、簡單且結(jié)構(gòu)規(guī)則的浮點(diǎn)乘法器成為廣泛關(guān)注的問題。過去的十年中,研究者擴(kuò)展了Booth編碼算法的空間,提高了乘法器的性能;改進(jìn)了部分積壓縮技術(shù),使乘法器結(jié)構(gòu)更加規(guī)則;以傳輸管邏輯、多路選擇器和動(dòng)態(tài)技術(shù)為基礎(chǔ)的各種電路實(shí)現(xiàn)方法也持續(xù)刷新高性能乘法器的實(shí)現(xiàn)記錄;與此同時(shí),與物理實(shí)現(xiàn)緊密相關(guān)的乘法器拓?fù)浣Y(jié)構(gòu)的研究也碩果累累。但不斷提高的高性能運(yùn)算需求使得高性能乘法器的設(shè)計(jì)和實(shí)現(xiàn)仍然是當(dāng)前的熱門話題。本文結(jié)合中國電子科技集團(tuán)第五十八研究所預(yù)研項(xiàng)目中的浮點(diǎn)乘法運(yùn)算部件的設(shè)計(jì)工作,從延遲、面積、結(jié)構(gòu)復(fù)雜性等方面系統(tǒng)地研究了乘法部件的各個(gè)過程。在研究了乘法器Booth編碼算法,乘法器部分積壓縮拓?fù)浣Y(jié)構(gòu)和高速求和等算法的基礎(chǔ)上,分析比較乘法器各部分的不同實(shí)現(xiàn)方法,設(shè)計(jì)了一個(gè)高性能的32位浮點(diǎn)并行乘法器,乘法器的指數(shù)部分與尾數(shù)部分并行運(yùn)算,縮短了關(guān)鍵路徑;采用修正Booth編碼縮減了部分積數(shù)量;采用結(jié)構(gòu)規(guī)整的(4:2)壓縮樹結(jié)構(gòu)加快部分積的求... 

【文章來源】：江南大學(xué)江蘇省 211工程院校 教育部直屬院校

【文章頁數(shù)】：87 頁

【學(xué)位級別】：碩士

【部分圖文】：

陣列乘法器

圖 3-5 Booth 編碼乘法3.2.3 修正 Booth 編碼顯然，采用Booth編碼并沒有提高乘法器的運(yùn)算速度，1961年O.L.Mcsorley把B算法中的每次交疊檢驗(yàn)乘法的兩位推廣到每次交疊檢驗(yàn)三位，即著名的Booth-MacSorley算法也叫Booth2算法或修正Booth算法. 本文后面提到的 Booth 或正Booth算法都是指的這種算法。修正Booth算法每次編碼時(shí)檢查3位，其中2位來自當(dāng)組，第3位來自高一組的最低位。實(shí)際上，每組的最低位被檢查2次。這種改進(jìn)Boot法能保證使部分積減少一半，從而提高了運(yùn)算速度并降低了硬件復(fù)雜度。該算法在1年被L.P.Rubinfield所證明【45】。修正Booth算法根據(jù)每組的編碼結(jié)果的不同來選擇被乘數(shù)的倍數(shù){0, M, -M, -2M}。電路實(shí)現(xiàn)時(shí)，先對補(bǔ)碼形式的N位乘數(shù)1210Yyy... yyn n = 進(jìn)行擴(kuò)充符號(hào)位， 是奇數(shù)，需擴(kuò)充一位附加符號(hào)位 1=nny y。然后進(jìn)行分組編碼，根據(jù)編碼信息對被乘進(jìn)行相應(yīng)操作來產(chǎn)生部分積，部分積的總數(shù)為 ( n +1)/2。由于編碼時(shí)每次取乘數(shù)的兩

減少到了 177（包括符號(hào)擴(kuò)展位和常數(shù)位）。這種編碼方式并非沒有代價(jià)的。首先編碼部分需要大量邏輯，而部分積選擇邏輯也比較復(fù)雜。通過減少部分積的數(shù)量節(jié)約下來的延遲和面積優(yōu)勢也許會(huì)被產(chǎn)生部分積的電路帶來的延遲和面積所抵消，特別是對于位寬較小的乘法器更是如此。

【參考文獻(xiàn)】：
期刊論文
[1]改進(jìn)型booth華萊士樹的低功耗、高速并行乘法器的設(shè)計(jì)[J]. 王定,余寧梅,張玉倫,宋連國.  電子器件. 2007(01)
[2]高速浮點(diǎn)乘法器設(shè)計(jì)[J]. 吳金,應(yīng)征.  電路與系統(tǒng)學(xué)報(bào). 2005(06)
[3]一種32位全定制高速乘法器設(shè)計(jì)[J]. 王田,陳健,付宇卓.  小型微型計(jì)算機(jī)系統(tǒng). 2005(02)
[4]對數(shù)跳躍加法器的靜態(tài) CMOS實(shí)現(xiàn)(英文)[J]. 賈嵩,劉飛,劉凌,陳中建,吉利久.  半導(dǎo)體學(xué)報(bào). 2003(11)
[5]一種快速的浮點(diǎn)乘法器結(jié)構(gòu)[J]. 周旭,唐志敏.  計(jì)算機(jī)研究與發(fā)展. 2003(06)
[6]改進(jìn)結(jié)構(gòu)的64位CMOS并行加法器設(shè)計(jì)與實(shí)現(xiàn)[J]. 孫旭光,毛志剛,來逢昌.  半導(dǎo)體學(xué)報(bào). 2003(02)
[7]一種新型的晶體管級改進(jìn)Booth編碼單元電路[J]. 盧君明,林爭輝.  微電子學(xué). 2002(03)
[8]快速乘法器中高速4-2壓縮器的設(shè)計(jì)（英文）[J]. 袁壽財(cái),朱長純.  微電子學(xué)與計(jì)算機(jī). 2002(04)
[9]32位定/浮點(diǎn)乘法器設(shè)計(jì)[J]. 于敦山,沈緒榜.  半導(dǎo)體學(xué)報(bào). 2001(01)
[10]一個(gè)并行高速乘法器芯片的設(shè)計(jì)與實(shí)現(xiàn)[J]. 羅莉,胡守仁.  計(jì)算機(jī)工程與科學(xué). 1997(04)

博士論文
[1]低功耗浮點(diǎn)乘法部件的研究與設(shè)計(jì)[D]. 周旭.中國科學(xué)院研究生院（計(jì)算技術(shù)研究所） 2005



本文編號(hào)：2922516