8051單片機(jī)具有系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、價(jià)格低廉等優(yōu)點(diǎn),在我國(guó)已經(jīng)得到了非常廣泛的應(yīng)用。然而,受固有結(jié)構(gòu)限制,其速度、規(guī)模、性能等指標(biāo)越來越難以滿足應(yīng)用需求。隨著電子設(shè)計(jì)自動(dòng)化(EDA)的發(fā)展,IP設(shè)計(jì)已成為大規(guī)模集成電路設(shè)計(jì)的方向。開發(fā)具有自主知識(shí)產(chǎn)權(quán)的IP核,不僅具有廣泛的應(yīng)用前景,而且對(duì)提高我國(guó)集成電路設(shè)計(jì)和應(yīng)用水平具有重要意義。 本文在對(duì)典型8051單片機(jī)的結(jié)構(gòu)和功能進(jìn)行充分研究的基礎(chǔ)上,采用功能劃分與綜合連接的方法重新劃分了8051體系結(jié)構(gòu)及組織結(jié)構(gòu)功能模塊,給出了其整體結(jié)構(gòu)的設(shè)計(jì)及其綜合方法。在具體實(shí)現(xiàn)上,在QuartusⅡ軟件平臺(tái)的架構(gòu)下,應(yīng)用VHDL語言給出了MCU IP核的總體架構(gòu)及其各個(gè)子模塊程序的功能實(shí)現(xiàn),并在此基礎(chǔ)上將各個(gè)模塊集成和綜合,實(shí)現(xiàn)了一個(gè)完整的MCU IP軟核。 在上述實(shí)現(xiàn)的基礎(chǔ)上,對(duì)MCU IP軟核的各個(gè)子模塊和體系結(jié)構(gòu)進(jìn)行了仿真驗(yàn)證。結(jié)果表明：所設(shè)計(jì)的微處理器核在最高時(shí)鐘頻率和最高指令執(zhí)行速度方面均優(yōu)于傳統(tǒng)典型微控制器MCS-8051。同時(shí),該MCU IP核具有可讀性好、易于擴(kuò)展、易于升級(jí)、易于移植的特點(diǎn),適用于教學(xué)應(yīng)用實(shí)踐。
【學(xué)位單位】：哈爾濱工程大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2009
【中圖分類】：TP368.11
【部分圖文】：

圖3.3譯碼與控制分配模塊RTL局部圖3.2.2邏輯運(yùn)算模塊邏輯運(yùn)算模塊主要是實(shí)現(xiàn)相應(yīng)的邏輯運(yùn)算、移位指令運(yùn)算及比較指令等相關(guān)運(yùn)算，其RTL圖如圖3.4所示。當(dāng)指令代碼經(jīng)譯碼與控制分配模塊譯碼后若選通了邏輯運(yùn)算模塊，并提供相應(yīng)的操作代碼和操作數(shù)后，邏輯運(yùn)算模塊開始進(jìn)行相應(yīng)的工作。在VHDL語言中，邏輯運(yùn)算非常容易實(shí)現(xiàn)，可以直接利用相應(yīng)的與(and)、或(or)、非(not)等語句實(shí)現(xiàn)。如邏輯與指令的實(shí)現(xiàn)如下:result--o<=op_a--iandoP少_i:Cy--。<=cy--l;移位指令的實(shí)現(xiàn)是通過VHDL語言的并聯(lián)賦值語句實(shí)現(xiàn)的，如帶進(jìn)位循環(huán)左移指令的實(shí)現(xiàn)如下:

3.2.3加減法模塊加減法模塊主要用來實(shí)現(xiàn)算術(shù)邏輯模塊算術(shù)運(yùn)算中的加減法運(yùn)算，由于減法運(yùn)算的實(shí)現(xiàn)也可以轉(zhuǎn)化成加法運(yùn)算，因此加減法模塊的實(shí)現(xiàn)實(shí)質(zhì)就是加法器的設(shè)計(jì)，實(shí)現(xiàn)后的加減法模塊RTL圖如圖 3.5所示。其中輸入端口18個(gè)，兩個(gè)8位的操作數(shù)端口叩a_i和叩b_i，用于存放加數(shù)和被加數(shù):一個(gè)狀態(tài)位cy--i，即低位的進(jìn)位輸入;另一個(gè)輸入端為加減法選擇信號(hào)addsub_i，高電平時(shí)為加法操作，低電平時(shí)為減法操作。輸出端口1個(gè)，包括8位的運(yùn)算結(jié)果輸出端口rslt_。，兩位的進(jìn)位狀態(tài)標(biāo)志位cy--。和一位溢出狀態(tài)標(biāo)志位cv。。設(shè)計(jì)采用組合邏輯設(shè)計(jì)方法，所以對(duì)于設(shè)計(jì)的關(guān)鍵部分，并行進(jìn)位的產(chǎn)生有一定的要求，即vHDL語言中的進(jìn)位信號(hào)的表示應(yīng)使用變量(variable)，而不能使用信號(hào)量 (signal)。因此在VHDL語言中，可直接按照公式的要求進(jìn)行編寫代碼，其結(jié)果將由信號(hào)rslto代出加減法模塊，返回到譯碼與控制分配模塊中。{3d選gJ匕〔add弓U匕C丫C丫

乘法模塊RTL圖
【引證文獻(xiàn)】

相關(guān)碩士學(xué)位論文 前1條

1 王學(xué)德;兼容PIC16F62X指令集的8位MCU IP核的研究與設(shè)計(jì)[D];西安電子科技大學(xué);2012年

本文編號(hào)：2848313