8051單片機具有系統(tǒng)結(jié)構(gòu)簡單、價格低廉等優(yōu)點,在我國已經(jīng)得到了非常廣泛的應用。然而,受固有結(jié)構(gòu)限制,其速度、規(guī)模、性能等指標越來越難以滿足應用需求。隨著電子設計自動化(EDA)的發(fā)展,IP設計已成為大規(guī)模集成電路設計的方向。開發(fā)具有自主知識產(chǎn)權(quán)的IP核,不僅具有廣泛的應用前景,而且對提高我國集成電路設計和應用水平具有重要意義。 本文在對典型8051單片機的結(jié)構(gòu)和功能進行充分研究的基礎上,采用功能劃分與綜合連接的方法重新劃分了8051體系結(jié)構(gòu)及組織結(jié)構(gòu)功能模塊,給出了其整體結(jié)構(gòu)的設計及其綜合方法。在具體實現(xiàn)上,在QuartusⅡ軟件平臺的架構(gòu)下,應用VHDL語言給出了MCU IP核的總體架構(gòu)及其各個子模塊程序的功能實現(xiàn),并在此基礎上將各個模塊集成和綜合,實現(xiàn)了一個完整的MCU IP軟核。 在上述實現(xiàn)的基礎上,對MCU IP軟核的各個子模塊和體系結(jié)構(gòu)進行了仿真驗證。結(jié)果表明：所設計的微處理器核在最高時鐘頻率和最高指令執(zhí)行速度方面均優(yōu)于傳統(tǒng)典型微控制器MCS-8051。同時,該MCU IP核具有可讀性好、易于擴展、易于升級、易于移植的特點,適用于教學應用實踐。
【學位單位】：哈爾濱工程大學
【學位級別】：碩士
【學位年份】：2009
【中圖分類】：TP368.11
【部分圖文】：

圖3.3譯碼與控制分配模塊RTL局部圖3.2.2邏輯運算模塊邏輯運算模塊主要是實現(xiàn)相應的邏輯運算、移位指令運算及比較指令等相關(guān)運算，其RTL圖如圖3.4所示。當指令代碼經(jīng)譯碼與控制分配模塊譯碼后若選通了邏輯運算模塊，并提供相應的操作代碼和操作數(shù)后，邏輯運算模塊開始進行相應的工作。在VHDL語言中，邏輯運算非常容易實現(xiàn)，可以直接利用相應的與(and)、或(or)、非(not)等語句實現(xiàn)。如邏輯與指令的實現(xiàn)如下:result--o<=op_a--iandoP少_i:Cy--。<=cy--l;移位指令的實現(xiàn)是通過VHDL語言的并聯(lián)賦值語句實現(xiàn)的，如帶進位循環(huán)左移指令的實現(xiàn)如下:

3.2.3加減法模塊加減法模塊主要用來實現(xiàn)算術(shù)邏輯模塊算術(shù)運算中的加減法運算，由于減法運算的實現(xiàn)也可以轉(zhuǎn)化成加法運算，因此加減法模塊的實現(xiàn)實質(zhì)就是加法器的設計，實現(xiàn)后的加減法模塊RTL圖如圖 3.5所示。其中輸入端口18個，兩個8位的操作數(shù)端口叩a_i和叩b_i，用于存放加數(shù)和被加數(shù):一個狀態(tài)位cy--i，即低位的進位輸入;另一個輸入端為加減法選擇信號addsub_i，高電平時為加法操作，低電平時為減法操作。輸出端口1個，包括8位的運算結(jié)果輸出端口rslt_。，兩位的進位狀態(tài)標志位cy--。和一位溢出狀態(tài)標志位cv。。設計采用組合邏輯設計方法，所以對于設計的關(guān)鍵部分，并行進位的產(chǎn)生有一定的要求，即vHDL語言中的進位信號的表示應使用變量(variable)，而不能使用信號量 (signal)。因此在VHDL語言中，可直接按照公式的要求進行編寫代碼，其結(jié)果將由信號rslto代出加減法模塊，返回到譯碼與控制分配模塊中。{3d選gJ匕〔add弓U匕C丫C丫

乘法模塊RTL圖
【引證文獻】

相關(guān)碩士學位論文 前1條

1 王學德;兼容PIC16F62X指令集的8位MCU IP核的研究與設計[D];西安電子科技大學;2012年

本文編號：2848313