在半導(dǎo)體行業(yè)領(lǐng)域,存儲器的研究設(shè)計一直是一個熱點,而在存儲器的家族中,靜態(tài)隨機訪問存儲器(SRAM)又占據(jù)了極為重要的地位。結(jié)合低功耗、高性能這一IC工業(yè)的焦點,本文應(yīng)用新興的低功耗技術(shù)-近閾值計算理論,在近閾值電壓下采用全定制的方式對SRAM電路進行研究和設(shè)計。 本文首先闡述了SRAM的整體架構(gòu),包括SRAM存儲單元和相應(yīng)的外圍電路結(jié)構(gòu),并以傳統(tǒng)的6管SRAM存儲單元為例,介紹了SRAM單元的工作原理;其后,著重分析了傳統(tǒng)SRAM結(jié)構(gòu)在近閾值電壓下的不足,包括在低供電電壓下電路的延遲變大而導(dǎo)致存儲單元的輸出波動以及功能失效等問題。在此基礎(chǔ)上,分離讀寫字線和位線來減小電路失效的風(fēng)險,應(yīng)用了適合于近閾值電源電壓的7管SRAM存儲單元電路結(jié)構(gòu),分析了7管SRAM結(jié)構(gòu)的工作原理。并基于7管架構(gòu)在近閾值電源電壓下設(shè)計了相應(yīng)的電路單元參數(shù),包括晶體管的閾值電壓和單元尺寸,以保證電路工作的穩(wěn)定性以及提高性能。通過HSPICE仿真,驗證了SRAM存儲單元在近閾值電壓下能夠保證功能的正確性,并且得出了存儲單元的讀寫平均功耗僅有72.55μW,最大寫數(shù)據(jù)延遲為40ns,最大讀數(shù)據(jù)延遲為35ns,滿足低功耗和高性能的要求。最后,對近閾值下SRAM的外圍電路也進行了分析和設(shè)計,提出了與近閾值下SRAM存儲單元能夠聯(lián)合工作的外圍結(jié)構(gòu),包括地址譯碼電路以及靈敏放大電路,在近閾值電壓下進行了HSPICE仿真,證明了所設(shè)計的結(jié)構(gòu)以及參數(shù)是滿足設(shè)計要求的。
【學(xué)位單位】：上海交通大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2011
【中圖分類】：TP333
【部分圖文】：

息數(shù)字‘0’。而如果要寫入的信息為數(shù)字‘0’，則剛好相反，使位線 BL 放電至低電平，而將位線___BL 充電至高電平，向節(jié)點 P 寫入數(shù)字‘0’，而向節(jié)點 Q 寫入相反的信息數(shù)字‘1’。通過 HSPICE 模擬這一情形，先向存儲器內(nèi)部寫入數(shù)字 1，然后寫入數(shù)字 0，之后對存儲器內(nèi)部的數(shù)據(jù)進行保持，可以得到如圖 2- 5 所示的仿真結(jié)果�？梢钥�

管 M3、M4 導(dǎo)通。然后將兩端的位線都預(yù)先充電至高電平或電源電壓。如果是從存儲單元中讀出數(shù)字‘1’信號，那么位線 BL 將維持高電平，而位線___BL 將通過M4 放電，則在兩根位線上形成正向的壓差，即 V(BL) – V(___BL ) > 0。這個過程可以通過 HSPICE 仿真進行模擬，得到如圖 2- 6 所示的時序波形圖�？梢钥闯�，由

上海交通大學(xué)碩士學(xué)位論文 第二章 SRAM 概述節(jié)點 Q 的電平則是高電平。當(dāng)字線 WL 信號置高后，與讀出數(shù)字‘1’的情形相反，位線 BL 將持續(xù)放電而另一根位線___BL 卻維持高電平，從而形成一個負(fù)向的壓差，即 V(BL) – V(___BL ) < 0。此過程同樣可以用 HSPICE 來仿真模擬，其結(jié)果如圖 2- 7
【參考文獻】

相關(guān)期刊論文 前6條

1 施亮;高寧;于宗光;;深亞微米SRAM存儲單元靜態(tài)噪聲容限研究[J];電子與封裝;2007年05期

2 張新川;王勇;蔣波;唐明華;;一種深亞微米SRAM 6T存儲單元的設(shè)計方法[J];電子與封裝;2009年10期

3 ;Altera在65nm半導(dǎo)體工藝上的發(fā)展策略[J];中國集成電路;2006年11期

4 尹松;;幾種靜態(tài)隨機存儲器單元的性能分析[J];科技信息;2011年08期

5 王鵬;胡子陽;;低功耗CMOS靜態(tài)隨機存儲器設(shè)計技術(shù)[J];微處理機;2008年05期

6 屠睿;劉麗蓓;李晴;邵丙銑;;超深亞微米無負(fù)載四管與六管SRAMSNM的對比研究[J];微電子學(xué)與計算機;2006年04期

相關(guān)碩士學(xué)位論文 前3條

1 楊洪艷;SRAM靈敏放大器模塊的HSPICE仿真與設(shè)計改進[D];北京工業(yè)大學(xué);2004年

2 凌利軍;高性能低功耗嵌入式SRAM的設(shè)計與實現(xiàn)[D];國防科學(xué)技術(shù)大學(xué);2008年

3 田喜賀;納米級CMOS高速低功耗加法器設(shè)計研究[D];西安電子科技大學(xué);2010年

本文編號：2847333