發(fā)布時(shí)間：2020-10-19 10:10

　　 隨著當(dāng)今互聯(lián)網(wǎng)的技術(shù)突飛猛進(jìn),傳統(tǒng)的廣播電視業(yè)務(wù)收到極大的沖擊。互聯(lián)網(wǎng)的交互性和資源豐富的特點(diǎn)使得傳統(tǒng)的電視業(yè)務(wù)逐漸被邊緣化出人們的生活。整合傳統(tǒng)的電視業(yè)務(wù)與互聯(lián)網(wǎng)成為了整個(gè)廣電的未來(lái)發(fā)展的方向。IPTV技術(shù)作為一種成熟的解決方案受到學(xué)界極大關(guān)注。在IPTV技術(shù),IPQAM作為互聯(lián)網(wǎng)和傳統(tǒng)的廣播電視網(wǎng)絡(luò)的橋梁,起到非常關(guān)鍵的作用。而在IPQAM中由于輸入和輸出的數(shù)據(jù)率不匹配和廣播設(shè)備的不能出現(xiàn)丟包的特點(diǎn),正因?yàn)槿绱?包緩存器成為了IPQAM中決定速度和性能的重要模塊之一。本文設(shè)計(jì)并實(shí)現(xiàn)一種在IPQAM中的包緩存器。包緩存器解決了調(diào)制器和網(wǎng)絡(luò)接口的速度不匹配的問題,使得視頻數(shù)據(jù)流可以平滑的輸出。 本文在第一章和第二章介紹了IPQAM的實(shí)際價(jià)值和設(shè)計(jì)意義。然后本文分析了IPQAM的輸入和輸出接口并給出其中各個(gè)模塊的功能和設(shè)計(jì)要求。最后,通過分析輸入和輸出的數(shù)據(jù)率,IPQAM中的包緩存器的設(shè)計(jì)要求在這一章的最后給出。 本文在第三章中討論了幾種一般的包緩存器的設(shè)計(jì)方法和其中的設(shè)計(jì)難點(diǎn)。然后著重討論了DRAM和SRAM架構(gòu)下的包緩存器并分析了在這種架構(gòu)下,常用的兩種調(diào)度算法MDQF(Most Deficit Queue First)最大缺少隊(duì)列算法和ECQF(The Earliest Critical Queue First)最早缺少優(yōu)先算法。這兩種算法的使用SRAM邊界也在本文給予了討論,而且本文根據(jù)IPQAM中的實(shí)際需要對(duì)于其中的最大缺少隊(duì)列算法的邊界值給予修正。最后根據(jù)本項(xiàng)目的設(shè)計(jì)需要,本文分析了兩種算法的優(yōu)缺點(diǎn)。 本文在第四章中,根據(jù)項(xiàng)目的實(shí)際需求,分析一級(jí)緩存結(jié)構(gòu)和二級(jí)緩存結(jié)構(gòu)。通過分析兩者的SRAM的使用和綜合考慮設(shè)計(jì)需要,本文提出如何在IPQAM中設(shè)計(jì)包緩存器。然后,IPQAM的包緩存器的具體設(shè)計(jì)方法和其中的各個(gè)模塊的設(shè)計(jì)也在本文提及,以及SDRAM的邏輯接口都有詳細(xì)的介紹。最后,本文給出包緩存器的邏輯使用量給讀者作為實(shí)際工程的參考。
【學(xué)位單位】：華中科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2011
【中圖分類】：TP333
【部分圖文】：

圖 3-1 SDRAM/DRAM 包緩存器功能示意圖交換機(jī)需要支持多個(gè)虛擬隊(duì)列，而且虛擬隊(duì)列的數(shù)量可能比進(jìn)入的接口多，考慮要支持優(yōu)先級(jí)的分類處理不同的包。一種常用的做法就是設(shè)計(jì)基于 SRAM 和AM 的數(shù)據(jù)緩沖器。在一個(gè) SRAM 和 DRAM 中可以支持多個(gè)輸入數(shù)據(jù)接口和更多列。而且其中的調(diào)度算法必須實(shí)現(xiàn)隱藏SRAM 和DRAM 的訪問時(shí)間差，并且保證AM 中的數(shù)據(jù)不會(huì)出現(xiàn)上溢出或者下溢出，并且數(shù)據(jù)的延時(shí)在一個(gè)可以接受的范圍。為了進(jìn)一步分析緩沖器的性能，可以假設(shè)這個(gè)系統(tǒng)維護(hù)了Q 個(gè)平等的隊(duì)列和AM 的訪問時(shí)間為 b,而 SRAM 的訪問時(shí)間可以忽略（SRAM 訪問時(shí)間只是需要一到時(shí)鐘而已）。通常而言，b 可以看作是一個(gè)相對(duì)而言固定的數(shù)值（當(dāng)然對(duì)于不同的nk 和不同 Row 而言，b 會(huì)有較小的變化）。SRAM 和 DRAM 的內(nèi)存結(jié)構(gòu)描述如下圖[38] [39]

圖 3-1 SDRAM/DRAM 包緩存器功能示意圖機(jī)需要支持多個(gè)虛擬隊(duì)列，而且虛擬隊(duì)列的數(shù)量可能比進(jìn)入的接口多，考慮持優(yōu)先級(jí)的分類處理不同的包。一種常用的做法就是設(shè)計(jì)基于 SRAM 和數(shù)據(jù)緩沖器。在一個(gè) SRAM 和 DRAM 中可以支持多個(gè)輸入數(shù)據(jù)接口和更多而且其中的調(diào)度算法必須實(shí)現(xiàn)隱藏SRAM 和DRAM 的訪問時(shí)間差，并且保證的數(shù)據(jù)不會(huì)出現(xiàn)上溢出或者下溢出，并且數(shù)據(jù)的延時(shí)在一個(gè)可以接受的范圍進(jìn)一步分析緩沖器的性能，可以假設(shè)這個(gè)系統(tǒng)維護(hù)了Q 個(gè)平等的隊(duì)列和訪問時(shí)間為 b,而 SRAM 的訪問時(shí)間可以忽略（SRAM 訪問時(shí)間只是需要一到而已）。通常而言，b 可以看作是一個(gè)相對(duì)而言固定的數(shù)值（當(dāng)然對(duì)于不同的同 Row 而言，b 會(huì)有較小的變化）。M 和 DRAM 的內(nèi)存結(jié)構(gòu)描述如下圖[38] [39]

在時(shí)間t的時(shí)候，在第五個(gè)請(qǐng)求的時(shí)候，A 出現(xiàn)了三次，超出了頭緩存區(qū)中A 的個(gè)，而在這之前所有的隊(duì)列讀取的數(shù)據(jù)都沒有超過在頭緩存區(qū)中的個(gè)數(shù)，所以 A 隊(duì)列DRAM 提取A 隊(duì)列的讀取請(qǐng)求優(yōu)先響應(yīng)。在時(shí)間t + b的時(shí)候，讀取隊(duì)列 A,B,C 的數(shù)據(jù)，然后從 DRAM 中讀取隊(duì)列A 的數(shù)。這時(shí)判斷請(qǐng)求隊(duì)列中在第六個(gè)請(qǐng)求的時(shí)候B 隊(duì)列出現(xiàn)請(qǐng)求的數(shù)據(jù)量超過在頭緩存的數(shù)據(jù)。而其他隊(duì)列都沒有出現(xiàn)讀取的數(shù)據(jù)超過在頭緩存區(qū)中的個(gè)數(shù)，所以B 隊(duì)列DRAM 讀取B 隊(duì)列的讀取請(qǐng)求優(yōu)先響應(yīng)。在時(shí)間 t + 2*b的時(shí)候，讀取隊(duì)列 A,A,D 的數(shù)據(jù)，然后從 DRAM 中讀取隊(duì)列B 的據(jù)。這時(shí)判斷請(qǐng)求隊(duì)列中在第六個(gè)請(qǐng)求的時(shí)候 C 隊(duì)列出現(xiàn)請(qǐng)求的數(shù)據(jù)量等于在頭緩區(qū)的數(shù)據(jù)。而其他隊(duì)列都讀取的數(shù)據(jù)都小于在頭緩存區(qū)中的個(gè)數(shù)，所以C 隊(duì)列向RAM 讀取 C 隊(duì)列的讀取請(qǐng)求優(yōu)先響應(yīng)。在時(shí)間 t + 3*b的時(shí)候，讀取隊(duì)列 C,B,B 的數(shù)據(jù)，然后從 DRAM 中讀取隊(duì)列C 的據(jù)。因?yàn)闆]有請(qǐng)求，所以處于停止?fàn)顟B(tài)。定義：如果頭緩存區(qū)中有 Q (b 1)bytes 的數(shù)據(jù)而且請(qǐng)求隊(duì)列中擁有 (b 1) + 1bytes 的數(shù)據(jù).如此最早缺少優(yōu)先算法永遠(yuǎn)不會(huì)出現(xiàn)下溢出。
【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 金海華,龔明,方向忠;基于以太網(wǎng)傳輸MPEG-2碼流的協(xié)議研究[J];電視技術(shù);2004年08期

2 張峰;;一種適合廣電運(yùn)營(yíng)的視頻點(diǎn)播技術(shù)[J];廣播電視信息;2006年03期

3 向興富;袁玉群;譚亞軍;;基于FPGA的DDR2 SDRAM數(shù)據(jù)存儲(chǔ)研究[J];貴州大學(xué)學(xué)報(bào)(自然科學(xué)版);2010年02期

4 范繼;吳小役;王斌翊;胡江峰;;數(shù)字系統(tǒng)中SDRAM控制器的FPGA實(shí)現(xiàn)[J];火炮發(fā)射與控制學(xué)報(bào);2009年04期

5 孫睿;;基于SDRAM基本結(jié)構(gòu)、操作及相關(guān)時(shí)序參數(shù)的研究[J];中國(guó)集成電路;2010年02期

6 鄧耀華;劉桂雄;吳黎明;;高速SDRAM控制器的嵌入式設(shè)計(jì)[J];計(jì)算機(jī)工程;2010年16期

7 高子旺;顧美康;;一種基于FPGA的低復(fù)雜度SDRAM控制器實(shí)現(xiàn)方法[J];計(jì)算機(jī)與數(shù)字工程;2010年01期

8 趙傳猛;高巖;張蓉;;一種簡(jiǎn)單的SDRAM控制器實(shí)現(xiàn)[J];計(jì)算機(jī)與數(shù)字工程;2010年08期

9 朱宏光;司靜;;一種用于高速數(shù)據(jù)采集的SDRAM控制器[J];無(wú)線電工程;2010年04期

10 于躍忠;黃振;林孝康;;SDRAM文件結(jié)構(gòu)存儲(chǔ)控制的FPGA實(shí)現(xiàn)[J];現(xiàn)代電子技術(shù);2010年14期

本文編號(hào)：2847071