發(fā)布時(shí)間：2020-10-16 11:35

　　 隨著微處理器的發(fā)展進(jìn)入多核多線程的時(shí)代,微處理器對(duì)中斷系統(tǒng)的性能要求也在不斷提高。在多核多線程X處理器中,中斷類型高達(dá)88種,如何保證中斷系統(tǒng)能快速收集并處理各種類型的中斷就成為一個(gè)重要的研究課題。 本文主要研究X微處理器的中斷邏輯部件,采用半定制設(shè)計(jì)優(yōu)化和標(biāo)準(zhǔn)單元定制設(shè)計(jì)優(yōu)化相結(jié)合的方法來實(shí)現(xiàn)高性能的中斷邏輯部件。首先,在代碼級(jí),通過資源共享減少邏輯單元的數(shù)量;通過剔除多位比較判斷語句的冗余位,減少比較邏輯的代價(jià);通過資源復(fù)制均衡重負(fù)載邏輯,改善了關(guān)鍵路徑延時(shí)。其次,針對(duì)中斷邏輯部件的特點(diǎn),定制設(shè)計(jì)了大驅(qū)動(dòng)、特殊邏輯和高速的標(biāo)準(zhǔn)單元,增強(qiáng)了標(biāo)準(zhǔn)單元庫對(duì)中斷邏輯部件的支持能力,縮短了關(guān)鍵路徑的延時(shí)。最后,在65nm工藝下,定制實(shí)現(xiàn)了36種標(biāo)準(zhǔn)單元,采用合理的版圖設(shè)計(jì)策略,實(shí)現(xiàn)了中斷邏輯部件的版圖。 在65nm CMOS工藝的最差條件,且線負(fù)載模型為“medium”的情況下,優(yōu)化前中斷邏輯部件的邏輯綜合頻率為1.0GHz,優(yōu)化后達(dá)到1.5GHz,與優(yōu)化前相比頻率提高了50%,達(dá)到了優(yōu)化設(shè)計(jì)的目標(biāo)。
【學(xué)位單位】：國防科學(xué)技術(shù)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2010
【中圖分類】：TP332
【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題研究背景
    1.2 課題主要研究?jī)?nèi)容
    1.3 論文組織
第二章 X處理器TLU部件設(shè)計(jì)概述
    2.1 中斷概述
        2.1.1 中斷系統(tǒng)基本功能
        2.1.2 多核多線程中斷處理面臨的問題
    2.2 X處理器的中斷處理機(jī)制
        2.2.1 X處理器的流水線與中斷
        2.2.2 X處理器的中斷處理步驟
        2.2.3 中斷控制相關(guān)的寄存器
    2.3 X處理器的TLU部件數(shù)據(jù)通路
        2.3.1 TLU部件數(shù)據(jù)通路
        2.3.2 中斷請(qǐng)求模塊
        2.3.3 中斷處理模塊
        2.3.4 重定向模塊
    2.4 本章小結(jié)
第三章 TLU部件的設(shè)計(jì)優(yōu)化與綜合優(yōu)化
    3.1 時(shí)序優(yōu)化目標(biāo)
    3.2 代碼級(jí)硬件實(shí)現(xiàn)優(yōu)化
        3.2.1 資源共享
        3.2.2 剔除比較判斷語句的冗余位
        3.2.3 合理的模塊劃分
        3.2.4 晚到信號(hào)優(yōu)化
        3.2.5 資源復(fù)制
    3.3 綜合優(yōu)化
        3.3.1 邏輯綜合
        3.3.2 綜合結(jié)果
        3.3.3 綜合后單元替換優(yōu)化
    3.4 本章小結(jié)
第四章 標(biāo)準(zhǔn)單元定制設(shè)計(jì)優(yōu)化
    4.1 標(biāo)準(zhǔn)單元庫的設(shè)計(jì)方法學(xué)
        4.1.1 標(biāo)準(zhǔn)單元法概述
        4.1.2 標(biāo)準(zhǔn)單元庫的組成
        4.1.3 庫單元設(shè)計(jì)流程
        4.1.4 設(shè)計(jì)標(biāo)準(zhǔn)單元庫用到的EDA工具
    4.2 標(biāo)準(zhǔn)單元的定制設(shè)計(jì)
        4.2.1 需要定制設(shè)計(jì)的標(biāo)準(zhǔn)單元
        4.2.2 定制標(biāo)準(zhǔn)單元的電路設(shè)計(jì)
        4.2.3 標(biāo)準(zhǔn)單元的版圖實(shí)現(xiàn)
    4.3 定制單元lib和lef文件的提取
        4.3.1 定制單元lib文件的生成
        4.3.2 定制單元lef文件的生成
    4.4 綜合結(jié)果
    4.5 本章小結(jié)
第五章 超深亞微米下物理實(shí)現(xiàn)
    5.1 TLU部件的物理設(shè)計(jì)實(shí)現(xiàn)
        5.1.1 物理設(shè)計(jì)的主要流程
        5.1.2 TLU的布局布線實(shí)現(xiàn)
    5.2 超深亞微米下的信號(hào)完整性分析
        5.2.1 串?dāng)_效應(yīng)
    5.3 本章小結(jié)
第六章 結(jié)束語
    6.1 全文工作總結(jié)
    6.2 未來工作展望
致謝
參考文獻(xiàn)
作者在學(xué)期間取得的學(xué)術(shù)成果

【參考文獻(xiàn)】

相關(guān)期刊論文 前1條

1 胡春媚,江東,馬劍武,陳書明,郭陽;基于標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)的綜合優(yōu)化綜述[J];計(jì)算機(jī)工程與科學(xué);2005年04期

相關(guān)碩士學(xué)位論文 前1條

1 徐靖;X微處理器的半定制/全定制混合設(shè)計(jì)研究[D];國防科學(xué)技術(shù)大學(xué);2009年

本文編號(hào)：2843204