隨著DSP技術(shù)的飛速發(fā)展,目前,由于某些系統(tǒng)對(duì)信號(hào)處理的速度、規(guī)模要求越來(lái)越高,傳統(tǒng)的單片DSP已經(jīng)不能滿足大量數(shù)據(jù)處理的要求,因此實(shí)時(shí)性強(qiáng)、精度高、具備高數(shù)據(jù)吞吐量的大規(guī)模并行信號(hào)處理系統(tǒng)是今后數(shù)字信號(hào)處理領(lǐng)域發(fā)展的一個(gè)重要研究領(lǐng)域。 本論文以干涉型高光譜成像儀為背景,根據(jù)高光譜復(fù)原算法原理,采用多DSP互連技術(shù),設(shè)計(jì)了一個(gè)基于多ADSP-TS101互連的數(shù)字信號(hào)處理模塊,用于該高光譜成像儀的地面數(shù)據(jù)復(fù)原處理。 本文研究的重點(diǎn)在于該數(shù)據(jù)處理模塊的硬件實(shí)現(xiàn),主要內(nèi)容包括: 對(duì)本系統(tǒng)的核心芯片ADSP—TS101進(jìn)行了詳細(xì)的介紹,并著重介紹了DSP的并行結(jié)構(gòu),為后期的硬件設(shè)計(jì)打下了理論基礎(chǔ)。 高光譜成像儀的下行數(shù)據(jù)幀頻為70Hz,數(shù)據(jù)大小為113M,為了滿足其實(shí)時(shí)性處理要求,本系統(tǒng)采用多DSP并行處理結(jié)構(gòu),在此基礎(chǔ)上,設(shè)計(jì)了多DSP并行處理的硬件系統(tǒng)。本文主要從多DSP模塊的硬件接口電路、電源電路、時(shí)鐘電路以及復(fù)位電路等方面介紹了系統(tǒng)的硬件設(shè)計(jì)過(guò)程。 對(duì)多DSP數(shù)據(jù)處理模塊的引導(dǎo)以進(jìn)行了詳細(xì)的介紹,主要包括:ADSP—TS101開(kāi)發(fā)環(huán)境的介紹;系統(tǒng)初始化程序的介紹;多DSP程序引導(dǎo)的軟件設(shè)計(jì)等。 硬件設(shè)計(jì)是系統(tǒng)穩(wěn)定性的根基,本設(shè)計(jì)屬于高速數(shù)字電路設(shè)計(jì)范疇,因此本文從電路原理圖設(shè)計(jì),高速PCB設(shè)計(jì)以及散熱等方面,詳細(xì)介紹了在設(shè)計(jì)中應(yīng)當(dāng)注意的問(wèn)題,將這些問(wèn)題考慮進(jìn)設(shè)計(jì)中,可以大大縮短開(kāi)發(fā)周期。 本論文創(chuàng)新點(diǎn)是:用于干涉型高光譜成像儀復(fù)原系統(tǒng)DSP硬件處理模塊的設(shè)計(jì)以及相關(guān)的軟件設(shè)計(jì)。
【學(xué)位單位】：中國(guó)科學(xué)院研究生院（西安光學(xué)精密機(jī)械研究所）
【學(xué)位級(jí)別】：碩士
【學(xué)位年份】：2009
【中圖分類】：TP332
【部分圖文】：

圖2.5.定時(shí)器和通用l幼sP一Ts101石gersHARe處理器內(nèi)核框圖I/0ADSP一TS101有一個(gè)當(dāng)可編程的計(jì)數(shù)器計(jì)滿時(shí)，能夠產(chǎn)生輸出的MROE)。同樣DSP也有4個(gè)可編程的1/0管腳(FLAG3一0)。這些管腳用作輸入或者輸出，當(dāng)作為輸出時(shí)，這些管腳可以驅(qū)動(dòng)外圍設(shè)備，作為輸入能提供有條件的分支程序的測(cè)試。

圖2.2ADsP一Ts101TigersHARC處理器外設(shè)框圖1.2AOSp一丁5101的內(nèi)部控制器1.程序控制器ADSP一TS101處理器的程序控制器可以支持以下功能:完全可中斷模式，可以靈活的用匯編和C/C++進(jìn)行編程，能高速的處理硬件中斷而沒(méi)有中斷指令周期。8周期指令流水:3個(gè)周期取址流水、5個(gè)周期執(zhí)行流水，運(yùn)算結(jié)果在操作數(shù)有效的兩個(gè)周期后得到。提供取址的內(nèi)存地址，控制器的指令排隊(duì)緩沖池(IAB)最多可以緩存5條取址指令行以等待執(zhí)行，程序控制器從L氣B中提取指令行，并將指

ADSP一 TS1015處理器的32位地址總線總共提供了4G的尋址空間，而且其地址空間進(jìn)行統(tǒng)一編址適合多片DSP的擴(kuò)展。ADSP一 TS101的片內(nèi)和外部的存儲(chǔ)器都被建立在統(tǒng)一的存儲(chǔ)器映射空間中，如圖2.3中所示，它為系統(tǒng)中的所有單元都定義了地址空間。存儲(chǔ)器映射空間分為三個(gè)存儲(chǔ)區(qū)域:外部存儲(chǔ)空間、多處理器空間和內(nèi)部存儲(chǔ)器，除了外部存儲(chǔ)空間中的主機(jī)存儲(chǔ)空間外，其它的每個(gè)存儲(chǔ)空間都被劃分為更小的存儲(chǔ)空間。所以根據(jù)存儲(chǔ)器的映射空間可以看出，一個(gè)32位的地址線可以分為5個(gè)部分來(lái)單獨(dú)的進(jìn)行描述，這5個(gè)部分中的每一個(gè)部分都分別對(duì)應(yīng)著不同的存儲(chǔ)空間，這5個(gè)部分所有的存儲(chǔ)空間加在一起就是共為4G的映射存儲(chǔ)空間

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 任磊,王永良;ADSP Tiger SHARC芯片TS101S及其應(yīng)用[J];國(guó)外電子元器件;2004年01期

2 王t$;王燕;龍騰;;TS101 DSP Flash引導(dǎo)程序的設(shè)計(jì)和實(shí)現(xiàn)[J];計(jì)算機(jī)工程;2006年21期

3 黃e

本文編號(hào)：2817596