航跡規(guī)劃是伴隨著信息技術發(fā)展起來的高新技術,為提高航跡規(guī)劃系統(tǒng)的效率,一方面需要從算法著手,研究更加高效的航跡規(guī)劃算法;另一方面,通過機群、加速卡等硬件方面的投入,以并行方式進行處理。算法方面,航跡片段規(guī)劃方法是一種新的方法;硬件方面,DSP是一種高效的處理器。本文將以現(xiàn)有航跡片段規(guī)劃系統(tǒng)為基礎,結合以DSP為處理器的板卡,在對算法及系統(tǒng)進行修改后,使DSP作為協(xié)處理器并行地進行航跡片段生成。 論文首先分析了國內(nèi)外的研究現(xiàn)狀,介紹了航跡規(guī)劃的主要思想及微處理器的發(fā)展,闡明了航跡規(guī)劃硬件加速系統(tǒng)研究的意義。 接著介紹了航跡片段算法的主要思想及實現(xiàn)流程。航跡片段算法將待規(guī)劃空間劃分為獨立的子網(wǎng)格,通過FMM算法計算出各網(wǎng)格的出入口,結合地形高程圖及匹配區(qū)信息,再次通過FMM算法生成出入口間的可行航跡片段,在實時規(guī)劃中選取最優(yōu)的片段進行組合。并分析了系統(tǒng)處理流程中的數(shù)據(jù)流。 航跡規(guī)劃協(xié)處理部分主要由四個部分組成:DSP內(nèi)核、存儲器、EDMA及PCI接口。通過存儲組織及EDMA,對片內(nèi)RAM和片外SDRAM進行編址及管理。著重介紹了PCI總線協(xié)議及PCI接口的工作模式,結合中斷實現(xiàn)協(xié)處理系統(tǒng)與上位機之間的數(shù)據(jù)傳輸。 在實現(xiàn)簡單的數(shù)據(jù)傳輸后,對上位機航跡規(guī)劃系統(tǒng)做出修改,并將航跡片段生成部分的代碼進行剝離、修改,將其移植到以DSP為處理器的協(xié)處理系統(tǒng)上。在對數(shù)據(jù)結構及軟件模塊進行修改后,結合中斷機制及PCI接口實現(xiàn)協(xié)處理系統(tǒng)與上位機系統(tǒng)的通信及數(shù)據(jù)傳輸。 最后通過實驗,分析數(shù)據(jù)傳輸速度、數(shù)據(jù)解析以及結果。
【學位單位】：華中科技大學
【學位級別】：碩士
【學位年份】：2009
【中圖分類】：TP368.12
【部分圖文】：

航跡片段系統(tǒng)頂層結構

航跡生成子系統(tǒng)

在經(jīng)過片段生成和航跡生成子系統(tǒng)處理后，生成以一定數(shù)據(jù)結構和格式表示的航跡片段。數(shù)據(jù)流圖表示如圖2-5 所示：圖 2-5 數(shù)據(jù)流圖2.2.3 航跡片段生成航跡片段的生成關鍵的算法有兩個：航跡片段出入口的選擇與確定；航跡片段的構造。這兩個關鍵算法都用到 FMM，因此在本節(jié)中分三部分來闡述航跡片段的生

【引證文獻】

相關碩士學位論文 前1條

1 張圓;基于多DSP的航跡片段規(guī)劃系統(tǒng)研究[D];華中科技大學;2011年

本文編號：2817452