【摘要】：隨著嵌入式應(yīng)用的不斷發(fā)展,嵌入式微處理器的性能已經(jīng)受到廣泛關(guān)注,對(duì)于某些特定高效的應(yīng)用場(chǎng)景,單發(fā)射微處理器已經(jīng)逐漸不能勝任。同時(shí)RISC-V作為開(kāi)源指令集并以其獨(dú)特的優(yōu)勢(shì)已逐漸被廣泛采用。因此針對(duì)嵌入式應(yīng)用的特點(diǎn)及問(wèn)題,開(kāi)發(fā)一款面向嵌入式應(yīng)用、基于RISC-V架構(gòu)的雙發(fā)射微處理器具有重要的價(jià)值和意義。通過(guò)對(duì)嵌入式微處理器性能需求的分析,基于RISC-V架構(gòu)、采用六級(jí)流水結(jié)構(gòu)設(shè)計(jì)了一款按序發(fā)射的雙發(fā)射微處理器,該微處理器帶有分支預(yù)測(cè)和緩存(Cache),支持RV32IMF指令集。其分支預(yù)測(cè)采用Gshare預(yù)測(cè)方案,每個(gè)時(shí)鐘周期都對(duì)兩條指令進(jìn)行預(yù)測(cè),從而降低分支預(yù)測(cè)失誤率;指令Cache和數(shù)據(jù)Cache都采用兩路組相聯(lián)的映射方式,替換方式采用最近最少使用替換策略,數(shù)據(jù)Cache的寫(xiě)操作采用寫(xiě)回策略,Cache組織方式有效地降低了 Cache的缺失率,縮短了微處理器的訪(fǎng)存時(shí)間。該微處理器采用指令隊(duì)列將取指和發(fā)射分開(kāi),提高了處理器的發(fā)射效率。此外,該微處理器還包含兩套執(zhí)行單元,其中乘除法和浮點(diǎn)運(yùn)算單元采用多周期方式實(shí)現(xiàn),使得微處理器能夠在正確執(zhí)行的同時(shí)不影響整體的工作頻率。在雙發(fā)射微處理器架構(gòu)基礎(chǔ)上采用System Verilog語(yǔ)言進(jìn)行了硬件實(shí)現(xiàn),并對(duì)其功能進(jìn)行了仿真,然后采用DMIPS、AES等測(cè)試程序?qū)ξ⑻幚砥鞯男阅苓M(jìn)行了測(cè)試,測(cè)試結(jié)果表明雙發(fā)射微處理器的IPC在1左右,分支預(yù)測(cè)失誤率低于10%,指令Cache的缺失率低于1%,數(shù)據(jù)Cache的缺失率低于5%。然后采用UMC 110nm工藝對(duì)雙發(fā)射微處理器進(jìn)行了綜合,綜合結(jié)果表明該處理器最高工作頻率為142MHz,單元面積為2.66mm2。最后進(jìn)一步對(duì)設(shè)計(jì)進(jìn)行了形式驗(yàn)證、物理實(shí)現(xiàn)與后仿真。
【學(xué)位授予單位】：西安理工大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2019
【分類(lèi)號(hào)】：TP332
【圖文】：

3 中可以看到，流水線(xiàn)阻塞解除后，0x200 和 0x204 對(duì)應(yīng)的兩條指令便同時(shí)被取出來(lái)了，可以看到每次取出兩條指令后 Pc自動(dòng)加 8，將后序的 Pc與指令和右邊的反匯編結(jié)果進(jìn)行比較，可以得到取指模塊功能正確。圖 4-2 取指模塊功能仿真波形圖Fig 4-2 Fetch Module Functional Simulation Waveform42321

而前面預(yù)測(cè)轉(zhuǎn)移，表明前面分支預(yù)測(cè)執(zhí)行正確，此時(shí) PreMiss 無(wú)效。4.3 指令隊(duì)列模塊功能仿真指令隊(duì)列功能仿真如圖 4-4 所示，區(qū)域 1 中 PreMiss 信號(hào)有效，表明分支預(yù)測(cè)發(fā)生錯(cuò)誤，緊接著下一個(gè)周期指令隊(duì)列被刷空�？梢钥吹阶g碼階段的 DePc0 和 DePc1 分別來(lái)之指令隊(duì)列中的 PcQ[0]和 PcQ[1]。區(qū)域 2 中前面一個(gè)周期指令隊(duì)列中只有一條指令，所以只能發(fā)射一條指令，從圖中可以看到 DePc1 為 0，同時(shí)當(dāng)前取出的兩條指令都有效，因此下一個(gè)周期指令隊(duì)列中指令數(shù)將應(yīng)為 2，從圖中可以看到 InsCnt 下一個(gè)周期為 2 其結(jié)果正確。區(qū)域 3前面一個(gè)周期 InsCnt為 2，可以發(fā)射的指令數(shù)也為 2，則下一個(gè)周期指令數(shù)將不變，從圖中可以看到指令隊(duì)列向下移動(dòng)了兩個(gè)單位，同時(shí) FePc0 和 FePc1 填入到指令隊(duì)列的后面。區(qū)域 4 中 FePc0 為 0x77c 表明當(dāng)前只能取出一條指令，從圖中可以看到 FetchVld 無(wú)效且 FePc1 為 0，當(dāng)前隊(duì)列中指令數(shù)為 7 且不可以發(fā)射指令，因此下一個(gè)周期指令數(shù)將變成 8，從圖中可以看到指令隊(duì)列不移動(dòng)，且將 FePc0 放到指令隊(duì)列的隊(duì)尾，同時(shí)指令隊(duì)列產(chǎn)生 full 信號(hào)，由于指令仍然不能發(fā)射出去，此時(shí)便產(chǎn)生了 FeStl，取值單元將停頓，從圖中可以看到此時(shí) FePc0 和 FePc1 都為 0。4

西安理工大學(xué)工程碩作屬于整型操作，從圖中可以看到 DeS1SourIntUnit，說(shuō)明譯碼結(jié)果正確。同樣 P1 的 Pc 對(duì)type 類(lèi)型指令，其指令包含 rs1 和 rs2 段數(shù)據(jù)操作屬于整形操作，從圖中可以看到 DeS1SIntUnit1，說(shuō)明譯碼結(jié)果正確。區(qū)域 2 中 P1 的 Pc 為 0x364 對(duì)應(yīng)的指令為包含 rs1 段數(shù)據(jù)，故 S1 來(lái)自于定點(diǎn)寄存器堆，該指令的目的寄存器為 a4，從圖中可以看到 DeUnit 為 MemUnit2，目的操作數(shù)地址為 0xe1

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 Zhen TANG;Wei WANG;Lei SUN;Yu HUANG;Heng WU;Jun WEI;Tao HUANG;;IO dependent SSD cache allocation for elastic Hadoop applications[J];Science China(Information Sciences);2018年05期

2 孫玉強(qiáng);王文聞;巢碧霞;顧玉宛;;基于預(yù)取的Cache替換策略[J];微電子學(xué)與計(jì)算機(jī);2017年01期

3 徐金波;龐征斌;李琰;;位置信息與替換概率相結(jié)合的多核共享Cache管理機(jī)制[J];國(guó)防科技大學(xué)學(xué)報(bào);2016年05期

4 文敏華;強(qiáng)凱;;多核中Cache一致性延遲分析[J];信息通信;2016年03期

5 文敏華;顏豐琳;;一種Cache一致性?xún)?yōu)化策略[J];信息系統(tǒng)工程;2016年04期

6 于茜;蔡紅柳;陳財(cái)森;;一種自適應(yīng)的cache驅(qū)逐策略[J];信息通信;2016年05期

7 毛金玲;;基于抽象解釋技術(shù)的Cache分析方法[J];中小企業(yè)管理與科技(中旬刊);2015年03期

8 毛金玲;;基于抽象解釋技術(shù)的多層Cache分析的設(shè)計(jì)與實(shí)現(xiàn)[J];計(jì)算機(jī)光盤(pán)軟件與應(yīng)用;2014年24期

9 王黨輝;劉合朋;陳怡然;;Multi-bit soft error tolerable L1 data cache based on characteristic of data value[J];Journal of Central South University;2015年05期

10 何青松;鄧超;邱志;;一種嵌入式系統(tǒng)的滑動(dòng)Cache機(jī)制設(shè)計(jì)[J];單片機(jī)與嵌入式系統(tǒng)應(yīng)用;2015年03期

相關(guān)會(huì)議論文 前10條

1 葛磊磊;劉勝;陳海燕;;一種融人優(yōu)先權(quán)的Cache行替換機(jī)制[A];第十七屆計(jì)算機(jī)工程與工藝年會(huì)暨第三屆微處理器技術(shù)論壇論文集（下冊(cè)）[C];2013年

2 所光;楊學(xué)軍;;雙核處理器性能最優(yōu)的共享Cache劃分[A];2008年全國(guó)開(kāi)放式分布與并行計(jì)算機(jī)學(xué)術(shù)會(huì)議論文集(上冊(cè))[C];2008年

3 ;Application of cache in Data Access Performance Optimization[A];2011年全國(guó)電子信息技術(shù)與應(yīng)用學(xué)術(shù)會(huì)議論文集[C];2011年

4 石文強(qiáng);倪曉強(qiáng);金作霖;張民選;;Cache動(dòng)態(tài)插入策略模型研究[A];第十五屆計(jì)算機(jī)工程與工藝年會(huì)暨第一屆微處理器技術(shù)論壇論文集（B輯）[C];2011年

5 楊旭;駱祖瑩;韓銀和;;基于cache內(nèi)容替換的系統(tǒng)管理模式漏洞檢測(cè)方法[A];第十四屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議(CFTC'2011)論文集[C];2011年

6 李昭然;劉勝;許邦建;陳海燕;;基于System Verilog Assertions的全局Cache的形式化驗(yàn)證[A];第十九屆計(jì)算機(jī)工程與工藝年會(huì)暨第五屆微處理器技術(shù)論壇論文集[C];2015年

7 Yu Xi;Cai Hong-liu;Chen Cai-sen;Xiang Yang-xia;;Security Analysis on S-Box of LBlock Algorithm Based on Trace-Driven Cache Timing Attack[A];第17屆中國(guó)系統(tǒng)仿真技術(shù)及其應(yīng)用學(xué)術(shù)年會(huì)論文集（17th CCSSTA 2016）[C];2016年

8 汪騰;楊少軍;;一種高效的指令Cache的結(jié)構(gòu)[A];中國(guó)聲學(xué)學(xué)會(huì)2001年青年學(xué)術(shù)會(huì)議[CYCA'01]論文集[C];2001年

9 ;Research on WEB Cache Prediction Recommend Mechanism Based on Usage Pattern[A];中國(guó)電子學(xué)會(huì)第十五屆信息論學(xué)術(shù)年會(huì)暨第一屆全國(guó)網(wǎng)絡(luò)編碼學(xué)術(shù)年會(huì)論文集（上冊(cè)）[C];2008年

10 周旋;馮玉才;李碧波;孫小薇;;多服務(wù)器DBMS的Cache管理[A];數(shù)據(jù)庫(kù)研究與進(jìn)展95——第十三屆全國(guó)數(shù)據(jù)庫(kù)學(xué)術(shù)會(huì)議論文集[C];1995年

相關(guān)重要報(bào)紙文章 前10條

1 上海 李超;什么是Cache[N];電腦報(bào);2001年

2 劉昌勇;小緩存里的大學(xué)問(wèn)[N];中國(guó)電腦教育報(bào);2004年

3 北京共創(chuàng)開(kāi)源軟件股份有限公司 董孝峰;共創(chuàng)NC的設(shè)計(jì)與實(shí)現(xiàn)[N];中國(guó)計(jì)算機(jī)報(bào);2004年

4 超頻者;K7-650（0015）最新實(shí)超報(bào)告[N];大眾科技報(bào);2000年

5 ;阿萌小辭典[N];電腦報(bào);2004年

6 陳自文;CPU如何影響IA服務(wù)器的性能？[N];網(wǎng)絡(luò)世界;2000年

7 中國(guó)計(jì)算機(jī)報(bào)測(cè)試實(shí)驗(yàn)室 王炳晨;Duron抵京，Thunderbird爭(zhēng)宏[N];中國(guó)計(jì)算機(jī)報(bào);2000年

8 安徽省六安市 李紅;SOHO上網(wǎng)這樣省錢(qián)[N];中國(guó)計(jì)算機(jī)報(bào);2000年

9 巖公;電信網(wǎng)加速不難[N];中國(guó)計(jì)算機(jī)報(bào);2003年

10 徐春梅;國(guó)際品牌進(jìn)入中國(guó)：適應(yīng)是關(guān)鍵[N];中國(guó)經(jīng)營(yíng)報(bào);2006年

相關(guān)博士學(xué)位論文 前10條

1 劉松鶴;微處理器片上存儲(chǔ)系統(tǒng)性能優(yōu)化關(guān)鍵技術(shù)研究[D];長(zhǎng)安大學(xué);2018年

2 王冠;面向GPGPUs的非易失混合存儲(chǔ)架構(gòu)關(guān)鍵技術(shù)研究[D];山東大學(xué);2018年

3 李炳超;高性能GPU系統(tǒng)結(jié)構(gòu)的研究[D];天津大學(xué);2017年

4 鄭重;異構(gòu)眾核體系結(jié)構(gòu)Cache功耗和性能優(yōu)化關(guān)鍵技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2014年

5 田新華;面向性能優(yōu)化的壓縮cache技術(shù)研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2007年

6 付雄;利用程序分析和優(yōu)化提高Cache性能[D];中國(guó)科學(xué)技術(shù)大學(xué);2007年

7 彭蔓蔓;體系結(jié)構(gòu)級(jí)低能耗Cache和動(dòng)態(tài)電壓縮放技術(shù)研究[D];湖南大學(xué);2007年

8 賈小敏;多核處理器片上Cache訪(fǎng)問(wèn)行為分析與優(yōu)化機(jī)制研究[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

9 項(xiàng)曉燕;體系結(jié)構(gòu)級(jí)Cache功耗優(yōu)化技術(shù)研究[D];浙江大學(xué);2013年

10 孫蓀;提高多核處理器片上Cache利用率的關(guān)鍵技術(shù)研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2015年

相關(guān)碩士學(xué)位論文 前10條

1 盛啟隆;基于RISC-V架構(gòu)的雙發(fā)射微處理器設(shè)計(jì)與實(shí)現(xiàn)[D];西安理工大學(xué);2019年

2 邢超超;基于vCPU調(diào)度的Cache側(cè)信道系統(tǒng)級(jí)防御方法研究[D];中國(guó)科學(xué)技術(shù)大學(xué);2019年

3 ALBELADITALAL FALAH M;[D];廈門(mén)大學(xué);2017年

4 魏志剛;近閾值電壓下Cache容錯(cuò)性研究[D];武漢理工大學(xué);2018年

5 吳建宇;面向多線(xiàn)程應(yīng)用的多核Cache優(yōu)化研究[D];湖南大學(xué);2014年

6 王鵬;Cache替換算法中重引用區(qū)間預(yù)測(cè)策略的改進(jìn)[D];湖南大學(xué);2016年

7 李靜;基于Cache感知的自供能NVP系統(tǒng)備份方案的研究[D];山東大學(xué);2018年

8 夏建雄;YHFT-XDSP二級(jí)Cache預(yù)取優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2017年

9 康子揚(yáng);支持目錄協(xié)議的多核DSP一級(jí)數(shù)據(jù)Cache的設(shè)計(jì)與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2017年

10 李曉虹;基于行為的Cache攻擊檢測(cè)系統(tǒng)[D];湖南大學(xué);2018年

本文編號(hào)：2772284