發(fā)布時(shí)間：2020-06-15 22:13

【摘要】： 隨著VLSI技術(shù)的發(fā)展,針對(duì)各個(gè)方面應(yīng)用的處理器相繼提出,特別是DSP,MMP等專用處理器。這些處理器對(duì)性能的要求使得除法和基本函數(shù)功能部件作為其中獨(dú)立的運(yùn)算部件成為可能。同時(shí),除法和基本函數(shù)功能部件的性能也是影響這些處理器整體性能的一個(gè)重要方面。各種應(yīng)用的處理器對(duì)計(jì)算速度,芯片面積以及功耗大小有不同的要求,這對(duì)除法和基本函數(shù)功能部件的設(shè)計(jì)提出了相應(yīng)的要求。 實(shí)現(xiàn)除法和基本函數(shù)功能部件的常用算法有兩類,其中一類是數(shù)字循環(huán)方法,另一類是函數(shù)疊代方法。數(shù)字循環(huán)方法是使用基于減法的循環(huán)算法每次產(chǎn)生一個(gè)商數(shù)字;函數(shù)疊代方法是使用基于乘法方法的循環(huán)算法逼近精確結(jié)果。 對(duì)于數(shù)字循環(huán)算法來(lái)說(shuō),實(shí)現(xiàn)該算法需要的時(shí)間延遲可以決定整個(gè)處理器的頻率;實(shí)現(xiàn)該算法的計(jì)算周期可以影響整個(gè)處理器的性能。所以,在算法需要的計(jì)算周期不變的情況下,減小時(shí)間延遲;或者在時(shí)間延遲增加很小的情況下(增大后的時(shí)間延遲在處理器整體設(shè)計(jì)對(duì)時(shí)間延遲約束的范圍內(nèi)),減小算法需要的計(jì)算周期,對(duì)整個(gè)處理器的性能影響比較大。針對(duì)以前SRT算法的實(shí)現(xiàn)方法和結(jié)構(gòu),本文提出兩種改進(jìn)結(jié)構(gòu):一種結(jié)構(gòu)可以減少SRT關(guān)鍵路徑上的時(shí)間延遲;另一種結(jié)構(gòu)在增加很少時(shí)間延遲的情況下,能夠減少SRT-4算法(該算法是處理器中使用比較多的SRT算法)的循環(huán)次數(shù)。對(duì)于函數(shù)疊代算法(包括Newtow-Raphson和Goldschmid算法)來(lái)說(shuō),決定該算法性能的主要方面之一就是初始值的位數(shù)。如果初始值的位數(shù)越長(zhǎng),需要的循環(huán)次數(shù)就越少,實(shí)現(xiàn)該算法需要的計(jì)算周期也越少;如果初始值的位數(shù)越短,需要的循環(huán)次數(shù)就越多,實(shí)現(xiàn)該算法需要的計(jì)算周期也越多。得到初始值的方法很多,主要包括兩種,一種是適合于得到較短位數(shù)初始值的基于多表相加逼近方法,另外一種是適合于得到較長(zhǎng)位數(shù)初始值的多項(xiàng)式逼近方法。本文給出這兩種不同類型的改進(jìn)方法。對(duì)于基于多表相加逼近方法來(lái)說(shuō),本文給出的優(yōu)化方法可以減小查找表需要的位數(shù);對(duì)于多項(xiàng)式逼近方法來(lái)說(shuō),本文給出的新型方法可以減小需要的面積和時(shí)間延遲。對(duì)于這些方法,本文給出了詳細(xì)的數(shù)學(xué)分析和嚴(yán)格的實(shí)驗(yàn)證明。 最后,本文對(duì)采用不同參數(shù)設(shè)計(jì)的處理器中常用的浮點(diǎn)除法部件,其中包括基為4,8,16的SRT算法和初始值位數(shù)長(zhǎng)度分別為13,16,24位的Newton-Raphson算法,在速度,面積和功耗上進(jìn)行了詳細(xì)的比較,并給出了相應(yīng)的結(jié)論。
【學(xué)位授予單位】：中國(guó)科學(xué)院研究生院（計(jì)算技術(shù)研究所）
【學(xué)位級(jí)別】：博士
【學(xué)位授予年份】：2003
【分類號(hào)】：TP332
【圖文】：

論文：高性能浮點(diǎn)除法及基本函數(shù)功能部件的研究。在本文中，基本函數(shù)功能部件主要指能完成某種特殊運(yùn)算功能的部件，包，正弦，余弦，倒數(shù)，開(kāi)根倒數(shù)，對(duì)數(shù)，指數(shù)等基本函數(shù)的運(yùn)算部件。除法和基本函數(shù)功能部件在各種處理器中起著重要作用。作為處理器的組成功能部件也必須滿足整個(gè)處理器的速度，面積以及功耗的設(shè)計(jì)要求。本章將點(diǎn)除法以及基本函數(shù)功能部件在通用處理器和其它各種處理器中的作用，同

浮點(diǎn)功能部件因阻塞對(duì)CPI增加的分布

【引證文獻(xiàn)】

相關(guān)期刊論文 前1條

1 高建波;張盛兵;黃小平;姚濤;盧斌;;基于AltiVec的指數(shù)運(yùn)算的設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2010年09期

相關(guān)碩士學(xué)位論文 前3條

1 吳鐵彬;面向LTE的高性能向量浮點(diǎn)MAC單元的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

2 毛二坤;高性能浮點(diǎn)乘加部件的研究與實(shí)現(xiàn)[D];國(guó)防科學(xué)技術(shù)大學(xué);2006年

3 邱小花;基于FPGA的糧食干燥過(guò)程模糊預(yù)測(cè)控制研究[D];西北農(nóng)林科技大學(xué);2008年

本文編號(hào)：2715074