【摘要】： 隨著深亞微米工藝的進(jìn)步和芯片設(shè)計(jì)技術(shù)的發(fā)展,將系統(tǒng)集成在一塊芯片中成為現(xiàn)實(shí),嵌入式系統(tǒng)設(shè)計(jì)進(jìn)入了多處理器系統(tǒng)芯片時(shí)代。多媒體應(yīng)用強(qiáng)有力地推動(dòng)著芯片產(chǎn)業(yè)的發(fā)展,其中高靈活性、高性價(jià)比的數(shù)字信號(hào)處理器在媒體處理領(lǐng)域得到了廣泛的應(yīng)用。媒體增強(qiáng)型數(shù)字信號(hào)處理器核的使用加快了嵌入式系統(tǒng)芯片的開發(fā)速度,多核數(shù)字信號(hào)處理器也已經(jīng)引起業(yè)界的廣泛關(guān)注。 本文作者參與了浙江大學(xué)信息與通信工程研究所SoC RD小組承擔(dān)的具有自主知識(shí)產(chǎn)權(quán)的媒體數(shù)字信號(hào)處理器MediaDSP64的研發(fā)工作。作為部分研究成果,本文著重探討了媒體數(shù)字信號(hào)處理器IP核中部分關(guān)鍵技術(shù),涉及到處理器微結(jié)構(gòu)設(shè)計(jì)、數(shù)據(jù)搬運(yùn)機(jī)制、精確異常處理以及實(shí)時(shí)操作系統(tǒng)和軟件調(diào)試應(yīng)用等多個(gè)方面。 在DSP微結(jié)構(gòu)設(shè)計(jì)中,從流水線控制與化解數(shù)據(jù)沖突出發(fā),對(duì)指令流水線執(zhí)行過程進(jìn)行抽象化,構(gòu)建了一個(gè)通用的數(shù)據(jù)旁路模型,同時(shí)給出一種較為準(zhǔn)確的旁路設(shè)計(jì)復(fù)雜度評(píng)估方法。通過旁路模型映射,針對(duì)MD64流水線的特點(diǎn),數(shù)據(jù)旁路設(shè)計(jì)采用精簡(jiǎn)部分旁路、地址寄存器旁路緩存、按需沖突檢測(cè)等創(chuàng)新思想,有效降低了旁路硬件開銷,提高了流水線的執(zhí)行效率,并且對(duì)關(guān)鍵控制信號(hào)采用去耦合策略,有效減少了關(guān)鍵路徑延時(shí)。實(shí)驗(yàn)證明這是一種兼顧效率與資源開銷的優(yōu)化設(shè)計(jì)。本文的通用旁路模型不但適用于復(fù)雜標(biāo)量流水線的旁路設(shè)計(jì),而且可以擴(kuò)展到多發(fā)射處理器數(shù)據(jù)旁路網(wǎng)絡(luò)的分析。 從數(shù)據(jù)運(yùn)算與多數(shù)據(jù)搬運(yùn)任務(wù)的并行性方面,闡述了利用DMA技術(shù)實(shí)現(xiàn)媒體數(shù)字信號(hào)處理中數(shù)據(jù)傳輸機(jī)制的重要性。結(jié)合MD64實(shí)際存儲(chǔ)結(jié)構(gòu)和應(yīng)用特點(diǎn),設(shè)計(jì)實(shí)現(xiàn)了一種具有高靈活性、低開銷的任務(wù)建立與傳輸模式,高效數(shù)據(jù)傳輸,微結(jié)構(gòu)精簡(jiǎn)緊湊且占用硬件資源較少的多模DMA引擎。 最后以嵌入式實(shí)時(shí)操作系統(tǒng)和軟件調(diào)試應(yīng)用為驅(qū)動(dòng),在MD64數(shù)字信號(hào)處理器上實(shí)現(xiàn)了簡(jiǎn)單高效的精確異常處理,增強(qiáng)了MD64在程序控制方面的能力,有效地?cái)U(kuò)展了其應(yīng)用場(chǎng)合。
【圖文】：

MD64都需要保證有較強(qiáng)的數(shù)值運(yùn)算和程序控制能力，以應(yīng)對(duì)未來多媒體應(yīng)用對(duì)處理器核更高的性能要求。MD64的結(jié)構(gòu)如圖1一5所示，內(nèi)部DSP核采用變長(zhǎng)的9級(jí)指令流水線結(jié)構(gòu)，內(nèi)部有功能豐富的執(zhí)行處理單元(包括分裂式ALU和MAC、桶形移位器、部分字對(duì)齊和比特流操作單元)，兩組寄存器文件(32bit通用寄存器和128bit媒體寄存器)，特殊的地址產(chǎn)生單元，數(shù)據(jù)旁路單元;外部配有兩個(gè)協(xié)處理器(CPO和CP2)，時(shí)鐘管理單元，總線和JTAG接口。MD64采用改進(jìn)的哈佛結(jié)構(gòu)和Cache存儲(chǔ)機(jī)制，還有專用的片內(nèi)存儲(chǔ)器用于臨時(shí)數(shù)據(jù)和局部變量信息的存放�？趪Α�。州ineeontro

時(shí)對(duì)流水線的執(zhí)行控制。因此在設(shè)計(jì)處理器的流水線控制單元時(shí)，可以考慮采用部分集中的控制機(jī)制來協(xié)同管理整個(gè)流水線，即根據(jù)流水線控制類型用多個(gè)分布式控制器來共同產(chǎn)生流水線控制信號(hào)，然后根據(jù)優(yōu)先級(jí)決定最終的控制。如圖2一2所示:P咖 haeeontrolsignalstagel叼stageZ typeArequesttype坪requypeAofllro犯夕伴BOntro卜TyPeMControkP幣e玩 eControl[Jn讓圖2一2分類控制的流水線控制機(jī)制分析流水線整體狀態(tài)，可以分為五個(gè)系統(tǒng)狀態(tài):復(fù)位(ReseO、運(yùn)行(Run)、停頓 (slip)、停止(Stall)和重啟(Rest叭)。其中停頓是指以某一流水級(jí)分界，其后流水線中的指令照常執(zhí)行，，而其前級(jí)流水線中的指令暫停執(zhí)行的一種狀態(tài);停止?fàn)顟B(tài)是指整條流水線都停止執(zhí)行指令，一般是等待外部重新啟動(dòng)信號(hào)觸發(fā)，使之轉(zhuǎn)換到重啟狀態(tài);重啟狀態(tài)是停止?fàn)顟B(tài)返回一般狀態(tài)前的過度狀態(tài)，完成流水線重啟的恢復(fù)工作。流水線控制單元 (PipelineControlUnit，PCU)通過對(duì)流水線上各個(gè)部分的請(qǐng)求信號(hào)、狀態(tài)信號(hào)以及當(dāng)前運(yùn)行狀態(tài)的綜合判斷，轉(zhuǎn)換運(yùn)行狀態(tài)
【學(xué)位授予單位】：浙江大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2008
【分類號(hào)】：TP332

【引證文獻(xiàn)】

相關(guān)博士學(xué)位論文 前1條

1 蔡衛(wèi)光;媒體數(shù)字信號(hào)處理器IP核微結(jié)構(gòu)優(yōu)化研究[D];浙江大學(xué);2011年

相關(guān)碩士學(xué)位論文 前2條

1 王苑瑾;硬件事務(wù)存儲(chǔ)器的體系結(jié)構(gòu)[D];浙江大學(xué);2011年

2 徐志遠(yuǎn);基于嵌入式多核系統(tǒng)的H.264編器實(shí)現(xiàn)[D];浙江大學(xué);2010年

本文編號(hào)：2662443