【摘要】： 單芯片多處理器(CMP:Chip multi-processors)是高性能微處理器結(jié)構(gòu)設(shè)計的發(fā)展方向。片內(nèi)多個處理器核共享cache可能會導(dǎo)致共享數(shù)據(jù)不一致的問題,為此提出了兩種協(xié)議機制:監(jiān)聽協(xié)議(Snooping Coherence Mechanism)和目錄協(xié)議(Directory Mechanism)。目錄協(xié)議比監(jiān)聽協(xié)議具有更好的擴展性,但是存在目錄存儲開銷大和訪問目錄造成延遲的問題。獲得較低的目錄存儲開銷和訪問目錄延遲是CMP系統(tǒng)結(jié)構(gòu)中Cache設(shè)計的核心問題之一。 提出了一種基于目錄協(xié)議的Cache結(jié)構(gòu)設(shè)計。數(shù)據(jù)共享是在CMP內(nèi)多個核上并行執(zhí)行程序的動態(tài)行為,基于程序執(zhí)行的局部性,在一定時間內(nèi)只存在有限的數(shù)據(jù)被共享,即給定時間內(nèi)共享信息記錄的數(shù)量是有限的,本設(shè)計的思想是:只為共享的有限個數(shù)據(jù)建立全映射目錄而不是為所有數(shù)據(jù)都預(yù)留一個目錄空間備用,該設(shè)計采用與二級Cache對應(yīng)的片內(nèi)高速小容量存儲器來記錄動態(tài)共享關(guān)系,MESI協(xié)議實現(xiàn)共享狀態(tài)轉(zhuǎn)換。 為評價基于動態(tài)共享關(guān)系的Cache結(jié)構(gòu)設(shè)計,在SESC模擬器上運行了四個基準(zhǔn)測試程序以驗證設(shè)計的有效性。結(jié)果表明,提出的Cache結(jié)構(gòu)在降低目錄存儲開銷的同時對系統(tǒng)性能有較好的性能提升,片內(nèi)目錄存儲器組相聯(lián)度對性能影響不大,集成處理器核數(shù)目增加時要求目錄存儲器容量增加。
【圖文】：

416個core時不同目錄存儲器大小對系統(tǒng)性能的影響。ore，16個core時還可以發(fā)現(xiàn)，隨著片上集成的core數(shù)時間下降趨于平緩，可能的原因是隨著片內(nèi)集成的。。re內(nèi)共享關(guān)系數(shù)目也隨之增大，要求目錄存儲器也相應(yīng)地了其他條件不變的情況下，并不是集成越多的core越好，目增大、通信量上升、進程切換等因素，，core增多時帶來。存儲器組織結(jié)構(gòu)對系統(tǒng)性能的影響器使用與二級。ache相當(dāng)?shù)母咚俅鎯ζ�，集成芯片�?nèi)。在時，必須訪問目錄存儲器，如果目錄存儲器的命中時間本身將成為整個系統(tǒng)性能提升的瓶頸。組相聯(lián)是直接映
【學(xué)位授予單位】：哈爾濱工程大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2008
【分類號】：TP332

【引證文獻】

相關(guān)碩士學(xué)位論文 前1條

1 紀(jì)麗婧;功能精確型多核處理器參考模型設(shè)計[D];杭州電子科技大學(xué);2013年

本文編號：2658828