【摘要】：結合西北工業(yè)大學航空微電子中心所承擔的某國家項目，作者參加了“龍騰”C2微處理器的設計與實現(xiàn)，主要負責浮點處理單元的結構設計和浮點超越函數(shù)的設計與實現(xiàn)。 “龍騰”C2微處理器與Intel 80486DX4指令系統(tǒng)兼容，支持IEEE754標準的單精度、雙精度和擴展精度的浮點基本函數(shù)和超越函數(shù)的運算。 論文的主要工作如下： 1．在分析浮點指令的基礎上，根據指令的特點和功能對浮點處理單元進行模塊化分。 2．分析浮點超越函數(shù)的各種實現(xiàn)算法，并重點討論了HP CORDIC算法及其流程，設計了超越函數(shù)實現(xiàn)的總體結構。 3．完成超越函數(shù)實現(xiàn)的數(shù)據路徑設計，主要包括加法器、移位器、常數(shù)ROM和旋轉控制邏輯，同時針對“龍騰”C2微處理器的性能要求對各個部件進行優(yōu)化設計。 4．完成了超越函數(shù)實現(xiàn)的控制路徑設計，主要包括控制路徑的整體結構設計、每條超越函數(shù)指令的控制過程及狀態(tài)轉換、使用比較頻繁的宏操作的控制過程和浮點異常的檢測過程。 5．完成了浮點超越函數(shù)的驗證和邏輯綜合，主要驗證內容包括單模塊的驗證、模塊聯(lián)合驗證和系統(tǒng)驗證。 通過驗證和邏輯綜合的結果表明，，浮點超越函數(shù)的運算精度和速度均滿足“龍騰”C2微處理器的設計要求，主頻達到143MHz。其后端設計由Cadence公司協(xié)助完成。
【圖文】：

指令和 HPCORDIC算法對浮點單元進行了模塊的劃分。2.1“龍騰”CZ微處理器結構圖2一1是“龍騰”CZ微處理器的體系結構圖。從圖上可以看到，包括一個總線接口單元 BIU(BusInterfaceUnit)，一個時鐘和復位控制單元 CRU(clockResetUnit)，一個存儲管理單元MMU(Memo砂ManagementU址t)，一個數(shù)據和指令混合的CACHE單元 UCu(UnifiedCacheUait)，一個整數(shù)處理單元IEU(Integer ExeeutionUnit)，一個指令譯碼器 IDU(InstructionDeeoderUnit)，一個浮點處理單元FpU(Floating一 pointUnit)

同樣存在硬件資源浪費的問題。根據前面三通路和雙通路結構的分析，知道這兩種結構在不同程度上都存在著硬件資源浪費的情況。綜合考慮，將雙通路結構減少一條通路，使得成為單通路結構，如圖3一3所示。圖3一3單通路結構通過前面的分析可知，使用單通路結構實現(xiàn) HPCORDIC算法不會存在硬件資源的空閑。雖然和雙通路結構比較，運算速度會有所降低，但是“龍騰”CZ微處理器的主頻要求是133MHz，使用單通路結構可以滿足這個要求，同時還節(jié)省了面積，減少了硬件資源的浪費。圖3一4是采用單通路結構實現(xiàn)的數(shù)據路徑圖。從圖上看到，浮點超越函數(shù)實現(xiàn)的數(shù)據路徑主要分成了三大部分，一是指數(shù)路徑;二是尾數(shù)路徑:三是符號路徑。尾數(shù)路徑主要的部件是加法器、移位器和常數(shù)ROM;指數(shù)路徑主要的部件是加法器:符號路徑主要的部件是CORDIC的旋轉控制邏輯 Cordicindex;每條路徑上
【學位授予單位】：西北工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2007
【分類號】：TP332.3

【引證文獻】

相關碩士學位論文 前1條

1 王松;基于FPGA的浮點協(xié)處理器IP核設計[D];南京航空航天大學;2010年

本文編號：2658737