【摘要】： 隨著集成電路規(guī)模和復雜度的急劇增長,驗證已成為當前集成電路設計中最困難、最具挑戰(zhàn)的課題。驗證的工作量和消耗的資源已占集成電路設計總體工作量和耗費資源的80%以上。但目前,驗證方法學發(fā)展水平仍滯后于集成電路規(guī)模的擴張,成為了集成電路產(chǎn)業(yè)發(fā)展的瓶頸。因此改進驗證方法學以提高驗證效率就成為了研究的熱點。而提高驗證效率也是貫穿本文的主線。 提升驗證的抽象層次是提高驗證效率最重要的方法。通過提高抽象層次,可以在驗證時將關注的重點放在事物級的傳輸和操作上。這就使得驗證工程師在構建驗證平臺、編寫驗證激勵和觀測仿真結果時,都無需花費大量的時間、精力去處理底層信號間繁雜的時序關系。同時將驗證中的操作抽象出來,構建出總線功能模型和驗證工具箱可以促進驗證元件的可重用性。 為了模擬AHB-PC Card橋接器軟核的真實工作環(huán)境以對其進行驗證,本文利用逐層抽象的方法設計出了PC卡的總線功能模型。并在PC卡總線功能模型和AHB Master總線功能模型的基礎上,進一步提高抽象級別,構建出了三個層次的驗證工具箱。它們使驗證人員可以忽略橋接器兩側總線上眾多信號復雜的時序,將關注的重點轉(zhuǎn)移到橋的數(shù)據(jù)傳輸層面上來。由此簡化了驗證過程,并使得每條驗證用例的激勵更復雜,提高了單條驗證用例的覆蓋率,減少了總體仿真時間。 除提升驗證的抽象層次外,本次驗證還使用了驗證自動化方法、用仿真模型提高驗證效率的方法,以及以覆蓋率為導向添加驗證用例來保證驗證充分性的方法。 本文還深入分析了仿真器處理仿真中并行進程的方式及其產(chǎn)生原因。在此基礎上,進一步介紹了本次驗證構建驗證平臺時如何避免仿真器的并行處理方式帶來的消極影響。驗證過程中所作的這些努力均提高了橋接器的驗證效率,縮短了研發(fā)周期。 本論文用以提高驗證效率的方法,同樣適用于其他數(shù)字集成電路的驗證需要。所設計的PC卡總線功能模型和構造的驗證工具箱等驗證元件具有可重用性,可在其他類似設計的驗證中重用。
【圖文】：

圖 2-1 設計與驗證的層次驗證主要驗證集成電路體系結構是否合理，是否能夠通常利用 HDL 語言的行為級描述構建所設計的證對寄存器傳輸（RTL）級的代碼進行，，可分為模塊級的驗證針對設計的子電路模塊，由于各個子模驗證平臺進行驗證，因此模塊級的驗證由設計該證針對設計好的整個集成電路系統(tǒng)。由于當今集成需要精心設計驗證用例，并搭建驗證平臺進行驗件延時的影響，主要關注設計對象的功能是否正

讀PC卡CommonMemory空間時序?qū)懣–ommonMemory空間的典型時序如圖3-2所示
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2007
【分類號】：TP336

【參考文獻】

相關期刊論文 前5條

1 吳樹偉;;基于AMBA架構的SoC芯片驗證的方法[J];中國集成電路;2006年07期

2 林文敏,吳濤,沈泊;基于AMBA總線的SoC平臺的設計和驗證[J];計算機工程與應用;2005年28期

3 解詠梅,張珩,張福新;基于覆蓋率的功能驗證方法[J];計算機應用研究;2005年01期

4 王晨旭,桑勝田,王進祥,喻明艷,葉以正;AHB-PCI橋的設計及其驗證方法[J];微處理機;2004年01期

5 杜旭,夏曉菲,趙宇;總線功能模型在集成電路功能驗證中的設計和應用[J];微電子學與計算機;2004年05期

本文編號：2658853