【摘要】：隨著現(xiàn)代超標量處理器性能的提升,處理器結(jié)構越來越復雜,對處理器性能的評估也更加困難。一直以來,模擬器以其靈活的方式和對處理器整體性能精確的評估,成為處理器性能評估的主要工具,但是用模擬的方式進行性能評估非常耗時,而且不能深刻洞察各種因素對處理器性能的影響。因此,建立一個快速、相對精確而且能夠深刻洞察各種因素對處理器性能影響的模型有重要意義。 根據(jù)區(qū)間分析理論,本文研究并實現(xiàn)了平衡的超標量處理器的性能分析模型,該模型以指令分派階段的行為為研究對象,將處理器執(zhí)行時間按缺失事件分成獨立的區(qū)間,每個區(qū)間包括執(zhí)行有用指令的時間和處理缺失事件的時間,以CPI堆棧的方式表示出各部分對性能的影響。模型僅需輸入處理器結(jié)構參數(shù)、應用程序特性參數(shù)以及處理器與應用相關的參數(shù)即可分析處理器的性能,其中應用特性參數(shù)以及處理器與應用特性相關的參數(shù)可以通過功能模擬器快速得到。模型對處理器帶寬分別為2、4、6、8的平衡超標量亂序結(jié)構進行了性能評估,與周期精確的M5模擬器的仿真結(jié)果相比,模型對SPEC CPU2000整型程序CPI的平均分析誤差分別為7.89%、8.9%、9.46%、10.9%。實驗結(jié)果表明,模型能在一定范圍內(nèi)進行快速、相對精確的性能評估,而且能夠深刻洞察處理器結(jié)構以及程序特性對性能的影響。 根據(jù)模型誤差分析,模型的誤差來自對缺失事件缺失損失的交疊的忽略以及對各缺失事件缺失損失的評估過于粗略。模型的最大誤差源于對指令Cache缺失損失的評估過于粗略。鑒于此,本文首先應用區(qū)間分析理論詳細分析了影響一級指令Cache平均缺失損失的前端因素,并用模擬實驗驗證了分析結(jié)果,研究表明下一級存儲系統(tǒng)的訪問時間、取指帶寬、取指隊列的大小、一級指令Cache缺失率以及程序特性都會對一級指令Cache平均缺失損失產(chǎn)生影響。
【學位授予單位】：哈爾濱工業(yè)大學
【學位級別】：碩士
【學位授予年份】：2011
【分類號】：TP332

【參考文獻】

相關期刊論文 前2條

1 張福新;章隆兵;胡偉武;;基于SimpleScalar的龍芯CPU模擬器Sim-Godson[J];計算機學報;2007年01期

2 范東睿;袁楠;張軍超;周永彬;林偉;宋風龍;葉笑春;黃河;余磊;龍國平;張浩;劉磊;;Godson-T:An Efficient Many-Core Architecture for Parallel Program Executions[J];Journal of Computer Science & Technology;2009年06期

，

本文編號：2620168