【摘要】：隨著IC設(shè)計(jì)和工藝的飛速發(fā)展,設(shè)計(jì)和生產(chǎn)大規(guī)模的片上系統(tǒng)芯片成為熱門。片上系統(tǒng)芯片的核心技術(shù)是處理器技術(shù),設(shè)計(jì)者為了最大限度的保證處理器的開發(fā)后期各種功能以及性能指標(biāo)與前期目標(biāo)相吻合,開發(fā)一款有較快的運(yùn)行速度、較高的模擬精度、修改靈活的模擬器,實(shí)現(xiàn)輔助處理器的體系結(jié)構(gòu)驗(yàn)證和減少處理器的開發(fā)周期是一個(gè)必不可少的重要工具。本文采用Eclipse集成開發(fā)環(huán)境使用C/C++語言實(shí)現(xiàn)基于低功耗MIPS處理器的模擬器開發(fā)。本文模擬器主要工作和研究內(nèi)容如下:(1)模擬器內(nèi)核的實(shí)現(xiàn)。模擬器完成MIPS處理器的所有指令的功能模擬,主要包括算數(shù)及邏輯運(yùn)算、Load/Store、分支跳轉(zhuǎn)等指令類型。通過定義特殊的數(shù)據(jù)結(jié)構(gòu)模擬寄存器和存儲(chǔ)器。模擬器使用了五級(jí)流水線技術(shù)將單條指令拆分成取指、譯碼、派遣、執(zhí)行、寫回五個(gè)階段,對(duì)模擬過程采取反向執(zhí)行流水線的各個(gè)階段,實(shí)現(xiàn)模擬指令與處理器的指令并行執(zhí)行過程保持一致,提高指令執(zhí)行效率。(2)模擬器的流水線優(yōu)化。首先,為了避免流水線的取指階段讀取指令在下一階段重復(fù)譯碼,流水線加入緩存隊(duì)列將經(jīng)過譯碼階段的指令信息進(jìn)行緩存,通過ISODATA(迭代自組織數(shù)據(jù)分析)算法實(shí)現(xiàn)對(duì)緩存隊(duì)列中模式指令分類,加快取指階段判斷當(dāng)前指令是否在緩存隊(duì)列中識(shí)別速度,如果存在,取指階段的指令跳過譯碼階段,否則指令進(jìn)行譯碼,然后執(zhí)行流水線其他階段,加快流水線的速度。其次,譯碼階段為了減少32位指令不必要的比特位解碼操作,使用改進(jìn)后FSM(有限狀態(tài)機(jī))算法實(shí)現(xiàn)指令譯碼,提出將跳出態(tài)加入狀態(tài)機(jī)的狀態(tài)集合實(shí)現(xiàn)該算法優(yōu)化,當(dāng)該算法按位解碼指令時(shí),如果解析得到跳出態(tài),表明指令和模擬函數(shù)不匹配,退出該算法狀態(tài)轉(zhuǎn)移過程,狀態(tài)機(jī)繼續(xù)迭代循環(huán)下一個(gè)指令功能模擬函數(shù),如果解析得到接受態(tài),表明譯碼成功,在流水線執(zhí)行階段執(zhí)行當(dāng)前指令功能模擬函數(shù)。通過對(duì)流水線優(yōu)化,模擬器實(shí)現(xiàn)流水線速度提升。(3)模擬器測(cè)試。經(jīng)過綜合優(yōu)化模擬器運(yùn)行主流數(shù)字信號(hào)處理運(yùn)算相關(guān)算法測(cè)試性能,測(cè)試證實(shí)其功能正確,分析優(yōu)化后比優(yōu)化前的模擬器速度性能大約提高15%,精度誤差小于10%,對(duì)處理器性能的評(píng)估和功能驗(yàn)證具有很好的參考性。
【圖文】：

這些技術(shù)是實(shí)現(xiàn)本模擬器的基礎(chǔ)，對(duì)它們進(jìn)行分析是必須的過程。2.1 模擬器技術(shù)理論2.1.1 模擬器的工作原理一般來說，要完成對(duì)一個(gè)自主研發(fā)的微硬件系統(tǒng)內(nèi)核架構(gòu)模擬，主要包含指令集和目標(biāo)機(jī)內(nèi)部執(zhí)行單元的模擬。本文要求模擬器能夠?qū)崿F(xiàn)如下功能：目標(biāo)機(jī)的 MIPS 指令集模擬和 MIPS 指令集目標(biāo)機(jī)內(nèi)部微體系架構(gòu)的相關(guān)實(shí)現(xiàn)。模擬器輸出結(jié)果有兩部分組成，分別是功能模擬和性能模擬結(jié)果[24,25]，模擬器的功能模擬就是行為級(jí)描述目標(biāo)處理器的功能以及輸出指令執(zhí)行結(jié)果，是對(duì)其進(jìn)行行為級(jí)模擬，相對(duì)使用人員來說模擬器就相當(dāng)于一個(gè)黑匣子，只需輸入指令和關(guān)注模擬器執(zhí)行結(jié)果，對(duì)其輸出正確性進(jìn)行校驗(yàn)。模擬處理器的性能，主要對(duì)芯片內(nèi)部架構(gòu)進(jìn)行模擬，對(duì)研發(fā)人員來講對(duì)芯片的性能模擬能夠提供精確指令執(zhí)行順序模型，此模型能夠真實(shí)反映指令執(zhí)行的信息，圖 2.1 給出，模擬器指令時(shí)序模型。

圖 2.2 兩種程序驅(qū)動(dòng)模擬程序驅(qū)動(dòng)模擬器使用匯編編寫的程序經(jīng)編譯器和鏈接器生成二進(jìn)制指令文件作為輸入信息，在模擬過程中會(huì)模擬系統(tǒng)的動(dòng)態(tài)特征，接近真實(shí)目標(biāo)機(jī)的指令運(yùn)行，因此，程序驅(qū)動(dòng)模擬器實(shí)現(xiàn)高精度模擬目標(biāo)處理器[28]。2.2.3 事件驅(qū)動(dòng)模擬技術(shù)基于事件驅(qū)動(dòng)的模擬技術(shù)分為連續(xù)事件模擬技術(shù)和離散事件模擬技術(shù)，離散事件模擬技術(shù)可以分成以下 2 個(gè)類型的模擬方法：單一事件的模擬和多個(gè)事件的模擬，，模擬算法使用高效的事件推進(jìn)算法[29]。仿真可分成以下四個(gè)步驟：（1）對(duì)此時(shí)刻等候仿真事件的 list 進(jìn)行掃描，把位置排在最前面的時(shí)間放置到活動(dòng)事件的 list 里面。（2）對(duì)活動(dòng)事件的 list 進(jìn)行檢查對(duì)比，依據(jù)仿真流程順序進(jìn)行。（3）改變模擬器時(shí)鐘，采集模擬器相應(yīng)的特性指標(biāo)。（4）給出仿真結(jié)果。
【學(xué)位授予單位】：蘭州交通大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：TP332

【參考文獻(xiàn)】

相關(guān)期刊論文 前8條

1 許建衛(wèi);陳明宇;楊偉;潘曉雷;鄭規(guī);趙健博;孫凝暉;;計(jì)算機(jī)體系結(jié)構(gòu)模擬器技術(shù)和發(fā)展[J];系統(tǒng)仿真學(xué)報(bào);2009年20期

2 喻之斌;金海;鄒南海;;計(jì)算機(jī)體系結(jié)構(gòu)軟件模擬技術(shù)[J];軟件學(xué)報(bào);2008年04期

3 韓小琨;蔣烈輝;尹青;陳亮;周博;;可重用的指令集模擬器的設(shè)計(jì)與優(yōu)化技術(shù)[J];計(jì)算機(jī)工程;2008年07期

4 喻之斌;金海;;多核處理器體系結(jié)構(gòu)軟件仿真技術(shù)：研究綜述[J];計(jì)算機(jī)科學(xué);2007年10期

5 錢斌,付宇卓;一種基于虛指令集技術(shù)構(gòu)建快速的可重用的指令集仿真器的方法[J];計(jì)算機(jī)工程與應(yīng)用;2005年12期

6 嚴(yán)迎建,劉明業(yè);ARMv4指令集模擬器設(shè)計(jì)及優(yōu)化技術(shù)[J];小型微型計(jì)算機(jī)系統(tǒng);2005年02期

7 邢文峰,姚慶棟,史冊(cè),高磊;一種高速靈活的指令仿真器[J];計(jì)算機(jī)工程;2004年22期

8 王曉紅,王旭,王雷,金茂忠;指令集仿真器自動(dòng)生成技術(shù)的研究[J];計(jì)算機(jī)工程與應(yīng)用;2003年02期

相關(guān)博士學(xué)位論文 前2條

1 洪興勇;高性能BWDSP處理器指令Cache研究與設(shè)計(jì)[D];合肥工業(yè)大學(xué);2013年

2 姜海濤;內(nèi)核級(jí)二進(jìn)制翻譯系統(tǒng)設(shè)計(jì)及性能優(yōu)化[D];中國科學(xué)技術(shù)大學(xué);2013年

本文編號(hào)：2619902