發(fā)布時間：2019-03-26 15:58

【摘要】：隨著集成電路和航天事業(yè)的發(fā)展,片上系統(tǒng)(So C)芯片越來越多地被應(yīng)用在輻射環(huán)境中。存儲器是So C中的重要組成部分,對存儲器進行抗輻射加固是當今存儲器的一個重點研究方向。本文采用SMIC0.18μm工藝設(shè)計了一個應(yīng)用于抗輻射So C中的加固SRAM存儲器。本文首先分析了單粒子翻轉(zhuǎn)效應(yīng)、單粒子閂鎖效應(yīng)和總劑量效應(yīng),以及常用的加固方法,并針對這三種輻射效應(yīng)確定了本設(shè)計中使用的加固方法。隨后根據(jù)設(shè)計要求進行8Kb存儲器的架構(gòu)設(shè)計和時序設(shè)計。針對單粒子翻轉(zhuǎn)進行存儲單元的電路級加固,采用12管DICE電路結(jié)構(gòu)設(shè)計了存儲器陣列。然后對存儲器的外圍電路進行設(shè)計和功能仿真,包括行列譯碼電路、數(shù)據(jù)輸入/輸出電路、靈敏放大器和時鐘電路。并著重對鎖存器型靈敏放大器的結(jié)構(gòu)、功能和性能進行分析。完成了完整的存儲器的設(shè)計與仿真,本設(shè)計中的SRAM存儲器工作頻率可以達到100MHz。訪問時間約為0.926ns,功耗為3.88m W。最后進行版圖設(shè)計,在版圖中使用電源接觸和襯底接觸對單粒子閂鎖效應(yīng)和總劑量效應(yīng)進行加固,存儲器版圖大小為603900.3432μm2。對版圖進行了寄生參數(shù)提取并進行了后仿真,后仿結(jié)果表明存儲器功能正確。訪問時間為1.21ns,功耗為5.136m W,與前仿結(jié)果相差不大。
[Abstract]:With the development of integrated circuit and space industry, on-chip system (So C) chip is more and more used in radiation environment. Memory is an important part of So C. radiation hardening of memory is a key research direction of memory today. In this paper, a hardened SRAM memory used in radiation resistant So C is designed by using SMIC 0.18 渭 m process. In this paper, the single-particle flip-over effect, the single-particle latch-up effect and the total dose effect, as well as the commonly used reinforcement methods are analyzed, and the strengthening methods used in this design are determined according to these three radiation effects. Then according to the design requirements, the architecture design and timing design of 8Kb memory are carried out. A memory array based on 12-transistor DICE circuit structure is designed for the circuit-level reinforcement of single-particle flip-over memory cells. Then the peripheral circuit of memory is designed and simulated, including column decoding circuit, data input / output circuit, sensitive amplifier and clock circuit. The structure, function and performance of the lock-in sensitive amplifier are analyzed. The complete memory design and simulation are completed. The working frequency of SRAM memory in this design can reach 100 MHz. The access time is about 0.926 nsand the power consumption is 3.88m W. Finally, the layout design is carried out. The single-particle latch-up effect and total dose effect are strengthened by using power contact and substrate contact in the layout. The size of the memory layout is 603900.3432um2. The parasitic parameters of the layout are extracted and the post-simulation results show that the memory function is correct. The access time is 1.21 ns and the power consumption is 5.136 MW, which is not much different from the previous simulation results.
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2017
【分類號】：TP333

【參考文獻】

相關(guān)期刊論文 前8條

1 陳偉;楊海亮;郭曉強;姚志斌;丁李利;王祖軍;王晨輝;王忠明;叢培天;;空間輻射物理及應(yīng)用研究現(xiàn)狀與挑戰(zhàn)[J];科學(xué)通報;2017年10期

2 閆旭亮;孟麗婭;袁祥輝;黃友恕;呂果林;;不同結(jié)構(gòu)nMOS管的總劑量輻射效應(yīng)[J];半導(dǎo)體技術(shù);2014年11期

3 陳楠;魏廷存;魏曉敏;高武;鄭然;;抗單粒子翻轉(zhuǎn)效應(yīng)的SRAM研究與設(shè)計[J];固體電子學(xué)研究與進展;2013年05期

4 田海燕;胡永強;;體硅集成電路版圖抗輻射加固設(shè)計技術(shù)研究[J];電子與封裝;2013年09期

5 蔣彭龍;劉亮亮;;基于SOC的航天系統(tǒng)集成設(shè)計技術(shù)研究[J];現(xiàn)代防御技術(shù);2013年01期

6 張少林;楊孟飛;劉鴻瑾;;空間應(yīng)用SoC研究現(xiàn)狀簡介[J];航天標準化;2012年03期

7 張志國;劉宇;朱輝;劉鴻瑾;李澍;;片上系統(tǒng)(SoC)空間應(yīng)用前景及可靠性若干問題的思考[J];質(zhì)量與可靠性;2011年03期

8 周海洋;于立新;彭和平;趙元富;;面向航天的SoC技術(shù)及其應(yīng)用[J];航天標準化;2011年01期

相關(guān)博士學(xué)位論文 前1條

1 劉必慰;集成電路單粒子效應(yīng)建模與加固方法研究[D];國防科學(xué)技術(shù)大學(xué);2009年

相關(guān)碩士學(xué)位論文 前5條

1 王博;抗輻射加固SRAM設(shè)計[D];西安電子科技大學(xué);2015年

2 常鳳偉;超低壓抗輻射SRAM設(shè)計[D];哈爾濱工業(yè)大學(xué);2014年

3 王振;抗輻射加固SRAM設(shè)計與測試[D];國防科學(xué)技術(shù)大學(xué);2010年

4 向文超;抗輻照SRAM存儲器的設(shè)計[D];國防科學(xué)技術(shù)大學(xué);2010年

5 劉征;單粒子效應(yīng)電路模擬方法研究[D];國防科學(xué)技術(shù)大學(xué);2006年

，

本文編號：2447702