本文關(guān)鍵詞： 嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器 增益單元 可編程內(nèi)建自測(cè)試 內(nèi)建自優(yōu)化　出處：《復(fù)旦大學(xué)》2012年碩士論文　論文類型：學(xué)位論文

【摘要】：在現(xiàn)代SoC中,嵌入式存儲(chǔ)器已經(jīng)取代邏輯電路占據(jù)了芯片的絕大部分面積。而隨著便攜式移動(dòng)電子設(shè)備的快速發(fā)展,嵌入式存儲(chǔ)器的一個(gè)分支——嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器又以其高存儲(chǔ)密度和低功耗得到了越來越廣泛的應(yīng)用。在這種情況下,整個(gè)芯片的良率越來越多地受到其中的存儲(chǔ)器模塊的影響,對(duì)嵌入式存儲(chǔ)器的有效測(cè)試也因此變得尤為重要。 本文介紹了一種高速嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器。該存儲(chǔ)器采用新型的2T增益單元結(jié)構(gòu)作為存儲(chǔ)單元,具有高存儲(chǔ)密度、高訪問速度、非破壞性讀寫、與標(biāo)準(zhǔn)邏輯工藝兼容等優(yōu)勢(shì)。 該存儲(chǔ)器所具有的優(yōu)勢(shì)給測(cè)試帶來了挑戰(zhàn),如何節(jié)省測(cè)試時(shí)間和芯片管腳,在高速測(cè)試中保證高故障覆蓋率成為重要的問題。針對(duì)這一問題,本文提出了一種可編程內(nèi)建自測(cè)試方案。該方案包括了指令集設(shè)計(jì)和硬件電路的設(shè)計(jì)。四級(jí)指令流水線的引入使全速測(cè)試成為可能。該設(shè)計(jì)方案可以通過執(zhí)行不同的測(cè)試指令實(shí)現(xiàn)多種類型的測(cè)試算法,包括March算法、Galpat算法、Hammer test等。該內(nèi)建自測(cè)試模塊被集成在了一個(gè)存儲(chǔ)容量為16KB的增益單元嵌入式動(dòng)態(tài)隨機(jī)存儲(chǔ)器芯片中,并在中芯國(guó)際0.13μm標(biāo)準(zhǔn)邏輯工藝下進(jìn)行了流片驗(yàn)證。芯片測(cè)試結(jié)果表明該內(nèi)建自測(cè)試方案可以在200MHZ的時(shí)鐘頻率下對(duì)待測(cè)存儲(chǔ)器執(zhí)行全速測(cè)試,并實(shí)現(xiàn)多種測(cè)試算法。 針對(duì)在上述芯片測(cè)試過程中發(fā)現(xiàn)的工藝波動(dòng)導(dǎo)致單元良率降低的問題,本文又介紹了一種能夠自動(dòng)優(yōu)化存儲(chǔ)器性能的可編程內(nèi)建自測(cè)試方案。該方案可以自動(dòng)優(yōu)化芯片操作時(shí)序,并可以對(duì)動(dòng)態(tài)存儲(chǔ)單元的數(shù)據(jù)保持時(shí)間進(jìn)行測(cè)試。芯片測(cè)試表明,這種改進(jìn)的可編程內(nèi)建自測(cè)試模塊的引入提高了單元良率,并成功測(cè)試出了存儲(chǔ)器的數(shù)據(jù)保持時(shí)間。 本文針對(duì)新型的增益單元?jiǎng)討B(tài)隨機(jī)存儲(chǔ)器提出的可編程內(nèi)建自測(cè)試設(shè)計(jì)方案及其優(yōu)化保證了較高的故障覆蓋率,提高了測(cè)試速度,降低了對(duì)自動(dòng)測(cè)試設(shè)備的性能要求,降低了芯片管腳消耗,并具有了內(nèi)建自優(yōu)化的能力,是對(duì)嵌入式存儲(chǔ)器測(cè)試技術(shù)的有益探索與嘗試。
[Abstract]:In modern SoC, embedded memory has taken the place of logic circuit to occupy most of the chip area. But with the rapid development of portable mobile electronic devices, Embedded dynamic random access memory, a branch of embedded memory, is more and more widely used for its high storage density and low power consumption. The yield of the whole chip is more and more influenced by the memory module, so it is very important to test the embedded memory effectively. In this paper, a high speed embedded dynamic random access memory (DRAM) is introduced, which uses a new 2T gain cell structure as memory cell. It has high storage density, high access speed, non-destructive reading and writing. Compatible with standard logic process and other advantages. The advantages of the memory have brought challenges to the test. How to save test time and chip pin and ensure high fault coverage in high-speed testing becomes an important problem. This paper presents a programmable built-in self-test scheme, which includes instruction set design and hardware circuit design. The introduction of four-level instruction pipeline makes full speed testing possible. The same test instruction implements many kinds of test algorithms, The built-in self-test module is integrated into an embedded dynamic random access memory chip with a memory capacity of 16KB. The chip test results show that the built-in self-test scheme can perform full-speed test on the test memory at the clock frequency of 200MHZ, and realize various testing algorithms. In view of the problem that the process fluctuation found in the process of testing the chip above leads to the reduction of unit yield, This paper also introduces a programmable built-in self-test scheme which can automatically optimize memory performance. This scheme can automatically optimize the timing of chip operation and test the data retention time of dynamic memory unit. The introduction of the improved programmable build-in self-test module improves the unit yield and successfully tests the data retention time of the memory. In this paper, a programmable built-in self-test design scheme and its optimization for a new type of gain cell dynamic random access memory (DRAM) are proposed to ensure high fault coverage, improve the test speed, and reduce the performance requirements of the automatic test equipment. It reduces the chip pin consumption and has the ability of built-in self-optimization. It is a useful exploration and attempt for embedded memory testing technology.
【學(xué)位授予單位】：復(fù)旦大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2012
【分類號(hào)】：TP333.8

【相似文獻(xiàn)】

相關(guān)期刊論文 前10條

1 王麗;;嵌入式存儲(chǔ)器自修復(fù)方法研究[J];硅谷;2010年03期

2 王麗;施玉霞;王友仁;;一種嵌入式存儲(chǔ)器內(nèi)建自測(cè)試電路設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2008年05期

3 江建慧,朱為國(guó);嵌入式存儲(chǔ)器的內(nèi)建自測(cè)試和內(nèi)建自修復(fù)[J];同濟(jì)大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年08期

4 陸思安,何樂年,沈海斌,嚴(yán)曉浪;嵌入式存儲(chǔ)器內(nèi)建自測(cè)試的原理及實(shí)現(xiàn)[J];固體電子學(xué)研究與進(jìn)展;2004年02期

5 林曉偉;鄭學(xué)仁;劉漢華;閭曉晨;萬(wàn)艷;;嵌入式存儲(chǔ)器的內(nèi)建自測(cè)試算法及測(cè)試驗(yàn)證[J];中國(guó)集成電路;2006年02期

6 ;飛利浦積極開發(fā)嵌入式非易失性存儲(chǔ)器[J];現(xiàn)代電子技術(shù);2006年07期

7 孫華義;鄭學(xué)仁;閭曉晨;王頌輝;吳焯焰;;嵌入式存儲(chǔ)器內(nèi)建自測(cè)試的一種新型應(yīng)用[J];中國(guó)集成電路;2007年11期

8 張力;羅勝欽;;SoC中嵌入式SRAM的BIST測(cè)試方法研究[J];電子與封裝;2007年11期

9 穆強(qiáng);;Aplus Flash押寶flash+EEPROM嵌入式存儲(chǔ)架構(gòu)[J];電子設(shè)計(jì)技術(shù);2004年05期

10 劉峰;;嵌入式只讀存儲(chǔ)器的內(nèi)建自測(cè)試設(shè)計(jì)[J];計(jì)算機(jī)測(cè)量與控制;2006年05期

相關(guān)會(huì)議論文 前10條

1 付祥;王達(dá);李華偉;胡瑜;李曉維;;一種嵌入式存儲(chǔ)器的內(nèi)建自修復(fù)機(jī)制[A];第四屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2006年

2 崔偉;馮建華;;一種基于Loopback結(jié)構(gòu)的RFIC內(nèi)建自測(cè)試方法[A];第十四屆全國(guó)容錯(cuò)計(jì)算學(xué)術(shù)會(huì)議(CFTC'2011)論文集[C];2011年

3 馬琪;裘燕鋒;;片上SRAM內(nèi)建自測(cè)試的實(shí)現(xiàn)方法[A];第六屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

4 梁華國(guó);方祥圣;;一種基于折疊計(jì)數(shù)器優(yōu)化播種的BIST方案[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

5 楊婷;鄺繼順;;基于測(cè)試片段間轉(zhuǎn)移的低功耗BIST實(shí)現(xiàn)[A];第四屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2006年

6 朱彥卿;何怡剛;陽(yáng)輝;劉美容;王璽;;一種高速ADC靜態(tài)參數(shù)的內(nèi)建自測(cè)試結(jié)構(gòu)[A];第四屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2006年

7 張弘;李康;;一種可編程MBIST結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn)[A];第20屆測(cè)控、計(jì)量、儀器儀表學(xué)術(shù)年會(huì)論文集[C];2010年

8 楊懿;周瑞華;黃維康;;變長(zhǎng)序列重復(fù)播種內(nèi)建自測(cè)試方案探討[A];第三屆中國(guó)測(cè)試學(xué)術(shù)會(huì)議論文集[C];2004年

9 王穎;陳禾;;FFT處理器的內(nèi)建自測(cè)試方法研究[A];2006北京地區(qū)高校研究生學(xué)術(shù)交流會(huì)——通信與信息技術(shù)會(huì)議論文集（上）[C];2006年

10 談恩民;劉建軍;錢文武;施文康;;基于SoC的BIST靜態(tài)功耗優(yōu)化設(shè)計(jì)[A];2007'中國(guó)儀器儀表與測(cè)控技術(shù)交流大會(huì)論文集（二）[C];2007年

相關(guān)重要報(bào)紙文章 前10條

1 ;HiP7技術(shù)應(yīng)用策略[N];中國(guó)電子報(bào);2001年

2 ;MediaQ處理器針對(duì)多媒體手持裝置[N];計(jì)算機(jī)世界;2003年

3 ;韓國(guó)芯片業(yè)“二次革命”（三）[N];中國(guó)有色金屬報(bào);2003年

4 馮軍;摩托羅拉半導(dǎo)體產(chǎn)品 智能技術(shù)的革新者[N];科技日?qǐng)?bào);2000年

5 安吉;摩托羅拉推出HiP7技術(shù)平臺(tái)[N];中國(guó)經(jīng)營(yíng)報(bào);2001年

6 臧麗;我國(guó)多媒體芯片獲突破[N];人民郵電;2003年

7 ;Sun：一顆“芯”兩手準(zhǔn)備[N];中國(guó)計(jì)算機(jī)報(bào);2001年

8 ;中星微：“中國(guó)芯Inside”走向世界[N];中國(guó)電子報(bào);2004年

9 諸玲珍;大智電子選用安捷倫SOC測(cè)試系統(tǒng)[N];中國(guó)電子報(bào);2001年

10 英海;愛普生與E——Ink發(fā)布電子紙控制器[N];科技日?qǐng)?bào);2009年

相關(guān)博士學(xué)位論文 前10條

1 朱敏;電子系統(tǒng)內(nèi)建自測(cè)試技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2010年

2 孫秀斌;混合信號(hào)電路故障診斷的內(nèi)建自測(cè)試（BIST）方法研究[D];電子科技大學(xué);2004年

3 徐磊;基于SOC架構(gòu)的可測(cè)性設(shè)計(jì)方法學(xué)研究[D];清華大學(xué);2002年

4 楊德才;算術(shù)運(yùn)算電路的通路時(shí)延故障測(cè)試[D];電子科技大學(xué);2008年

5 肖繼學(xué);基于累加器的DSP數(shù)據(jù)通路的內(nèi)建自測(cè)試技術(shù)的研究[D];電子科技大學(xué);2007年

6 李杰;低功耗內(nèi)建自測(cè)試（BIST）設(shè)計(jì)技術(shù)的研究[D];東南大學(xué);2004年

7 李銳;低功耗內(nèi)建自測(cè)試設(shè)計(jì)方法研究[D];東南大學(xué);2005年

8 詹文法;系統(tǒng)芯片外建自測(cè)試技術(shù)研究[D];合肥工業(yè)大學(xué);2009年

9 朱彥卿;模擬和混合信號(hào)電路測(cè)試及故障診斷方法研究[D];湖南大學(xué);2008年

10 潘張?chǎng)?或—符合邏輯系統(tǒng)的可測(cè)性設(shè)計(jì)與測(cè)試[D];浙江大學(xué);2007年

相關(guān)碩士學(xué)位論文 前10條

1 蘇建華;嵌入式存儲(chǔ)器內(nèi)建自測(cè)試與內(nèi)建自修復(fù)技術(shù)研究[D];南京航空航天大學(xué);2010年

2 翟明靜;基于March C+算法的存儲(chǔ)器內(nèi)建自測(cè)試自測(cè)試設(shè)計(jì)與仿真[D];哈爾濱理工大學(xué);2009年

3 郭雙友;嵌入式存儲(chǔ)器測(cè)試算法的研究與實(shí)現(xiàn)[D];西安電子科技大學(xué);2009年

4 李嘉銘;嵌入式存儲(chǔ)器在線容錯(cuò)技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2011年

5 廖啟宏;新型嵌入式存儲(chǔ)器內(nèi)的重要模塊研究[D];復(fù)旦大學(xué);2011年

6 胡少飛;基于MT-6000系統(tǒng)級(jí)模擬與驗(yàn)證的技術(shù)研究[D];長(zhǎng)沙理工大學(xué);2012年

7 程旺燕;基于等確定位切分的SoC內(nèi)建自測(cè)試方法研究[D];合肥工業(yè)大學(xué);2010年

8 許正義;嵌入式SRAM內(nèi)建自測(cè)試的測(cè)試實(shí)現(xiàn)[D];復(fù)旦大學(xué);2011年

9 胡小琴;一種FPGA嵌入式塊RAM設(shè)計(jì)[D];電子科技大學(xué);2010年

10 詹琰;加權(quán)內(nèi)建自測(cè)試（BIST）設(shè)計(jì)中的多目標(biāo)優(yōu)化技術(shù)研究[D];桂林電子科技大學(xué);2011年

，

本文編號(hào)：1538278