本文關(guān)鍵詞： 高速緩存 高速緩存配置 多級高速緩存架構(gòu) 分布式共享高速緩存 多核一致性協(xié)議 數(shù)據(jù)預取　出處：《南京大學》2017年碩士論文　論文類型：學位論文

【摘要】：處理器與存儲器性能之間的剪刀差現(xiàn)象和多核發(fā)展的趨勢,使存儲墻問題越來越嚴重,高速的存儲體系成為高性能計算的保證。多核環(huán)境下的片上存儲高速緩存對提高存儲體系性能至關(guān)重要。針對多核數(shù)字信號處理系統(tǒng)研究高速緩存架構(gòu)的優(yōu)化方法,本文基于CACTI和GEM5仿真平臺,采用系統(tǒng)仿真方法,對高速緩存進行了詳細探索和研究。本文具體研究了高速緩存內(nèi)部配置、多級高速緩存組織架構(gòu)和數(shù)據(jù)預取技術(shù),提出了高速緩存配置和多級高速緩存組織架構(gòu)優(yōu)化的方向。(1)一級高速緩存宜配置為2路組相關(guān),二級高速緩存宜配置為8路組相關(guān),緩存塊長度配置為32或64字節(jié)為佳。(2)二級高速緩存對一級高速緩存容量比較小情況下,獨占型包含關(guān)系緩存的性能較好,容量比大于8之后包含性關(guān)系對性能影響不再顯著。(3)對于需要大量數(shù)據(jù)共享和交互的應用,具有一定分布性的全局共享二級高速緩存相較于簇內(nèi)共享二級高速緩存能夠提供更好的性能。(4)改進的MOESI 一致性協(xié)議相對比MESI 一致性協(xié)議對系統(tǒng)性能沒有顯著的提升,根據(jù)簡單可靠原則,優(yōu)先考慮采用MESI 一致性協(xié)議。(5)相對跨步預取,硬件預取功能的實現(xiàn)宜采用順序預取機制。
[Abstract]:The problem of memory wall becomes more and more serious because of the scissors difference between processor and memory performance and the trend of multi-core development. High-speed storage system becomes the guarantee of high performance computing. On-chip storage cache in multi-core environment is very important to improve the performance of storage system. Research on the optimization of cache architecture for multi-core digital signal processing system. Law. Based on the simulation platform of CACTI and GEM5, this paper uses system simulation method to explore and study cache in detail. This paper studies the internal configuration of cache in detail. Multi-level cache organization architecture and data prefetching technology. The direction of cache configuration and multi-level cache organizational architecture optimization is proposed. The secondary cache should be configured as 8-channel group correlation, and the buffer block length should be 32 or 64 bytes. Exclusive inclusion relationship caching has better performance, and the impact of inclusion relationships on performance is no longer significant when the capacity ratio is greater than 8) for applications that require a large amount of data sharing and interaction. Global shared secondary cache with certain distribution can provide better performance than shared two-level cache in cluster. The improved MOESI conformance protocol has no significant improvement on system performance compared with MESI conformance protocol. According to the principle of simple and reliable, MESI Conformance Protocol. 5) relative step prefetching is preferred, and the sequential prefetching mechanism should be used to realize the hardware prefetching function.
【學位授予單位】：南京大學
【學位級別】：碩士
【學位授予年份】：2017
【分類號】：TP332

【相似文獻】

相關(guān)期刊論文 前10條

1 金華;;高速緩存助你遠走高飛[J];電腦采購周刊;2004年16期

2 崔昌棟;鞠大鵬;李兆麟;;采用路選擇技術(shù)實現(xiàn)的低功耗高速緩存設計[J];清華大學學報(自然科學版);2007年01期

3 陳黎明;鄒雪城;雷擰銘;劉政林;;動態(tài)可重構(gòu)高速緩存結(jié)構(gòu)的研究與設計[J];微電子學;2007年06期

4 黃濤;王晶;管雪濤;鐘祺;王克義;;一種降低末級高速緩存污染的軟件控制插入策略[J];電子學報;2012年12期

5 孫丕恕,辛衛(wèi)華;高速緩存386系統(tǒng)的實現(xiàn)[J];小型微型計算機系統(tǒng);1989年09期

6 徐景村,何培斌;微機高速緩存系統(tǒng)組織與數(shù)據(jù)更新探討[J];山東師大學報(自然科學版);1998年01期

7 周全營;計算機存儲系統(tǒng)的高速緩存[J];鄭州紡織工學院學報;1999年S1期

8 吳英杰,王曉東;理想高速緩存模型及其高效算法研究[J];福州大學學報(自然科學版);2004年04期

9 胡澤林;張云泉;;高速緩存優(yōu)化的并行連接算法[J];計算機工程與設計;2009年20期

10 劉娟;共享外部超高速緩存的雙處理機塊的設計和實施[J];航空計算技術(shù);1998年01期

相關(guān)會議論文 前1條

1 高欣;劉衡竹;張波濤;;高速緩存優(yōu)化研究與設計[A];第十五屆計算機工程與工藝年會暨第一屆微處理器技術(shù)論壇論文集（A輯）[C];2011年

相關(guān)重要報紙文章 前10條

1 飛思卡爾半導體公司汽車和標準產(chǎn)品部Johann Holzmann;利用高速緩存體系結(jié)構(gòu)進行汽車引擎嵌入式控制[N];中國電子報;2005年

2 楊阿昭;ECDN 提高網(wǎng)絡性能[N];中國計算機報;2002年

3 宋占川;Oracle服務器性能調(diào)整攻略[N];計算機世界;2003年

4 高明云;高速緩存技術(shù)實現(xiàn)更快內(nèi)容傳輸[N];人民郵電;2003年

5 山楓;趨勢科技利用高速緩存方案 企業(yè)防毒性能長5倍[N];中國計算機報;2002年

6 陳怡均 DigiTimes;IBM研發(fā)新DRAM電路[N];電子資訊時報;2007年

7 本報記者 武漢;來跟著我的節(jié)拍[N];網(wǎng)絡世界;2003年

8 小溪綜合編譯;新一代視頻游戲機上演三國大戰(zhàn)[N];計算機世界;2006年

9 ;顯卡術(shù)語釋義[N];電腦報;2002年

10 山東財政學院 楊曉紅;為電子商務站點加速[N];計算機世界;2000年

相關(guān)博士學位論文 前2條

1 方磊;適用于多/眾核系統(tǒng)的智能目錄高速緩存[D];浙江大學;2014年

2 隋秀峰;高性能微處理器中自適應高速緩存管理策略研究[D];中國科學技術(shù)大學;2010年

相關(guān)碩士學位論文 前10條

1 孫傳偉;CPU-GPU融合架構(gòu)上共享Cache的動態(tài)劃分技術(shù)[D];中國科學技術(shù)大學;2015年

2 段廣山;片上高速緩存可靠性研究[D];南京大學;2014年

3 孫越;5G網(wǎng)絡中高速緩存存儲器的配置方案[D];南昌大學;2016年

4 王明乾;一種基于STT-RAM的高速緩存設計[D];國防科學技術(shù)大學;2014年

5 汪偉斌;多核數(shù)字信號處理系統(tǒng)中高速緩存配置與布局研究[D];南京大學;2017年

6 冷冰;基于路訪問軌跡和路休眠的高速緩存低功耗研究[D];浙江大學;2012年

7 吳英杰;充分利用高速緩存的高效算法研究[D];福州大學;2004年

8 梁靜;基于路預測訪問的低功耗高速緩存設計研究[D];浙江大學;2012年

9 趙彩;基于混合糾錯碼的可容錯性高速緩存研究[D];浙江大學;2015年

10 陳石坤;多核處理器中CACHE一致性協(xié)議研究和實現(xiàn)[D];國防科學技術(shù)大學;2005年

，

本文編號：1483745