本文關鍵詞：并行BCH編解碼的快速實現方法

  更多相關文章： BCH碼 快速并行編碼 快速并行譯碼

【摘要】：NAND Flash是一種非易失性存儲器,具有較高的存儲密度,寫入和擦除速度較快,廣泛應用于各種消費電子產品和其他存儲設備中。在NAND Flash中存在CRC校驗,但是CRC校驗的糾錯能力有限,隨著NAND Flash存儲密度的大幅度增加,數據在存儲過程中出錯的概率也在增大,所以需要更強糾錯能力的ECC算法,BCH碼擁有很強的糾錯能力,很好的滿足了這一需求。已知NAND Flash的接口是單字節(jié)的,所以為了適應NAND Flash,BCH碼需要采用單字節(jié)流輸入和輸出的編解碼算法。本文首先介紹了有限域的基本性質,生成矩陣和校驗矩陣的關系,最小碼距與重量譜的基本概念。然后介紹了BCH編碼器的單比特流輸入結構,該單比特流輸入結構的數據處理速度不高,繼而又介紹了BCH編碼器的8比特流輸入結構,但是該結構涉及太多的矩陣運算,設計起來異常復雜,為了滿足時鐘頻率和設計容易的要求,提出了一種BCH編碼器的8比特流輸入的設計結構,也稱之為BCH編碼器的并行算法。編碼器的并行算法提出之后,又重點研究了BCH碼的譯碼算法,譯碼一共包括三個過程:伴隨式計算、錯誤位置多項式求解、Chien搜索。經典的伴隨多項式算法和Chien搜索算法都是串行結構,雖然能夠滿足時鐘頻率的要求,但是數據處理速率較慢,于是本文在串行算法的基礎上提出了并行算法結構,極大的提高了數據的處理速度。通過研究錯誤位置多項式求解的兩個算法:BM算法,無逆的BM算法,發(fā)現兩個算法針對各種數據類型都成立,而本文所采用的是BCH碼的二進制碼流,可以在無逆的BM算法的基礎上進行進一步的優(yōu)化,迭代次數降低為改進前的二分之一。按照傳統(tǒng)的思路把伴隨式計算模塊、錯誤位置多項式求解模塊、Chien搜索模塊結合在一塊的話,不論在任何時候,始終只有一個模塊在工作,其他模塊處于空閑的狀態(tài)。針對這種情況,本文在譯碼中引入了流水線的結構,這樣在大多數情況下三個模塊都在同時工作,極大的提高了數據的處理速率,實現了快速并行BCH譯碼器的設計。最后對并行編碼器算法和并行譯碼器算法進行了功能仿真和硬件測試,證明了所設計的快速并行BCH編解碼算法的正確性。
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP333

【參考文獻】

中國期刊全文數據庫 前10條

1 王鵬;涂友超;龔克;;彈載數據鏈系統(tǒng)實時RS譯碼器設計[J];電訊技術;2015年05期

2 歐春湘;楊嘉偉;任曉松;;基于FIFO的循環(huán)移位寄存器實現方法[J];現代電子技術;2014年19期

3 陳聰;高穩(wěn)濤;鄧勇;;關于牛頓恒等式的歸納證明[J];金陵科技學院學報;2014年03期

4 張強;;可變生成多項式與輸入位寬的并行CRC[J];通信技術;2014年03期

5 鄭朝霞;丁明鵬;鐘建福;李繼承;;閃存控制器中BCH解碼器的VLSI設計[J];華中科技大學學報(自然科學版);2014年01期

6 陳紫強;歐陽繕;李民政;臧嵐;肖海林;;基于校驗矩陣優(yōu)化擴展的碼率兼容LDPC碼設計[J];系統(tǒng)工程與電子技術;2013年09期

7 WU Feng-feng;JIA Song;WANG Yuan;ZHANG Da-cheng;;Improvement of CRC receiving controller for serial RapidIO[J];The Journal of China Universities of Posts and Telecommunications;2013年02期

8 張增波;陳仲林;肖劉;;基于FPGA的內置并行CRC校驗的UART[J];自動化與儀表;2013年02期

9 李進;金龍旭;李國寧;張珂;傅瑤;朱鵬;;ECC嵌入BCH碼的NAND閃存糾錯算法[J];哈爾濱工程大學學報;2012年11期

10 譚思煒;潘紅兵;;基于RS碼的可重構有限域乘法器的設計與實現[J];計算機應用與軟件;2011年08期

，

本文編號：1170239