為滿足多傳感器數(shù)據(jù)采集及分析和圖像融合等系統(tǒng)對多通道數(shù)據(jù)采集、緩存與處理的需求,本文設計了基于現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array,FPGA）的多通道數(shù)據(jù)采集輸入、數(shù)據(jù)優(yōu)先級仲裁、SDRAM數(shù)據(jù)讀寫控制以及視頻顯示等模塊,實現(xiàn)了多通道數(shù)據(jù)穩(wěn)定采集、緩存與顯示的功能。系統(tǒng)仿真測試結(jié)果表明,本系統(tǒng)數(shù)據(jù)讀寫準確,能夠滿足多通道數(shù)據(jù)高速、實時采集與緩存的功能。本系統(tǒng)采用模塊化設計,通用性強、靈活性好,具有較高的工程應用價值。 

【文章來源】：信息與電腦(理論版). 2021,33(15)

【文章頁數(shù)】：4 頁

【部分圖文】：

系統(tǒng)邏輯方案設計框圖

系統(tǒng)工作流程如圖2所示，主要工作流程：首先運行主程序，其次上電復位模塊對整個系統(tǒng)進行復位操作，最后根據(jù)初始化信號判斷SDRAM初始化是否完成，若未完成，則繼續(xù)等待，若完成，則FPGA控制各個采集模塊開始采集數(shù)據(jù)，并將采集到的有效數(shù)據(jù)實時緩存到雙口RAM中，隨后數(shù)據(jù)優(yōu)先級仲裁模塊根據(jù)優(yōu)先級信號從相應的雙口RAM中讀取數(shù)據(jù)，傳輸?shù)絊DRAM數(shù)據(jù)讀寫控制模塊，并產(chǎn)生SDRAM讀寫控制命令，根據(jù)命令從SDRAM中相應的地址中讀取所需的數(shù)據(jù)，再根據(jù)預設參數(shù)對數(shù)據(jù)進行一系列轉(zhuǎn)換等操作。2.2 SDRAM讀寫狀態(tài)切換

SDRAM讀寫狀態(tài)機共有3種狀態(tài)（如圖3所示），每一次的寫操作都可以將相應的數(shù)據(jù)存儲到用戶指定的儲存地址中，讀操作將相應地地址空間的數(shù)據(jù)讀出使用，充分發(fā)揮出SDRAM儲存的靈活性。2.3 SDRAM仲裁機制


本文編號：3448010