以一個幅度調(diào)制器模塊的小型化需求為例,基于一體化封裝技術(shù),設(shè)計構(gòu)造出一種小型化封裝結(jié)構(gòu),并詳細介紹了該結(jié)構(gòu)的外形特點與材料特性。利用這種封裝結(jié)構(gòu)對原模塊電路進行小型化設(shè)計,外形尺寸可由91 mm×28 mm×8.5 mm減小為20 mm×15 mm×7.6 mm,平面布版面積縮小約88%。利用多芯片組裝（MCM）和表面組裝（SMT）工藝,組裝實現(xiàn)了小型化電路,實測其電參數(shù)指標與原電路基本一致,成功達到了小型化目的。 

【文章來源】：電子與封裝. 2020,20(02)

【文章頁數(shù)】：5 頁

【部分圖文】：

LTCC載體示意圖

PCB一體化封裝如圖2所示�；鍨樯掀较掳疾劢Y(jié)構(gòu)，正面可燒焊環(huán)框和器件，底部凹槽腔體用于裝載LTCC一體化封裝載體。環(huán)框和蓋板材料為可伐合金，通過280?金錫焊接將環(huán)框燒結(jié)于基板正面。器件和LTCC載體通過220?焊料分別燒焊在PCB基板兩面，最后通過錫封方式進行封帽，形成PCB一體化封裝。3 電路的小型化設(shè)計

小型化設(shè)計將原基板器件分為2部分進行布局，如圖4所示，一部分分布在LTCC載體，整體封裝后燒焊在PCB基板的凹槽面內(nèi)；另一部分分布在PCB基板平面，最終形成一個立體組合式的一體化封裝。將有源器件和其外圍無源器件組裝在LTCC基板上。有源器件全部使用裸芯片，無源器件在參數(shù)不變的前提下選用小封裝的器件。LTCC基板部分版圖布局如圖5所示，小型化后LTCC一體化封裝部分尺寸為15.6 mm×10.6 mm×1.6 mm。

【參考文獻】：
期刊論文
[1]基于信號/電源完整性的3D-SiP陶瓷封裝設(shè)計[J]. 張榮臻,高娜燕,朱媛,丁榮崢.  電子與封裝. 2017(01)
[2]疊層芯片引線鍵合技術(shù)在陶瓷封裝中的應(yīng)用[J]. 廖小平,高亮.  電子與封裝. 2016(02)
[3]系統(tǒng)級封裝技術(shù)研究及實現(xiàn)[J]. 耶菲,張軍,蘆彩香.  電腦知識與技術(shù). 2015(11)



本文編號：3359748