發(fā)布時間：2020-11-09 15:24

　　 星載計(jì)算機(jī)作為星載系統(tǒng)最核心的部分,負(fù)責(zé)著星務(wù)管理、在軌信息處理、衛(wèi)星控制等重要工作。隨著空間探索任務(wù)的深入,需要提高星載系統(tǒng)的在軌處理能力,星載處理器也將朝著高性能、低功耗的方向發(fā)展。由于傳統(tǒng)抗輻射芯片制造工藝復(fù)雜,性能低,功耗以及成本都很高,難以滿足構(gòu)建高性能、低功耗的星載計(jì)算機(jī)的要求。而商用GPU(Grapfics Processing Unit,圖形處理器)具有強(qiáng)大的數(shù)據(jù)處理能力和較低的功耗要求,同時價(jià)格成本也較低,本文將商用GPU應(yīng)用在星載系統(tǒng)上,可以為航天領(lǐng)域提供一條構(gòu)建高性能、低功耗、低成本的星載計(jì)算機(jī)應(yīng)用思路。然而在太空的輻射環(huán)境中星載計(jì)算機(jī)會受到大量的輻射效應(yīng)影響,其中SEU(Single-Event Upsets,單粒子翻轉(zhuǎn))的影響最為嚴(yán)重,因此在星載系統(tǒng)上應(yīng)用GPU最重要的是解決其可靠性問題。本文以星載GPU抗SEU技術(shù)為研究課題,在充分研究SEU產(chǎn)生機(jī)制與現(xiàn)有的容錯方法的前提下,分析了SEU效應(yīng)對GPU系統(tǒng)不同層次的影響。通過軟件容錯的方法來解決由SEU所引起的硬件瞬時故障,對GPU內(nèi)部硬件結(jié)構(gòu)、通信機(jī)制以及CUDA(Compute Unified Device Architecture,統(tǒng)一計(jì)算設(shè)備架構(gòu))軟件計(jì)算平臺的線程組織形式、指令調(diào)度方式的研究,結(jié)合GPGPU(General Purpose GPU,通用計(jì)算圖形處理器)的體系結(jié)構(gòu)特點(diǎn)與TMR(Triple Modular Redundancy,三模冗余)結(jié)構(gòu)提出基于TMR-CUDA的容錯架構(gòu),根據(jù)CUDA不同的線程組織方式,對容軟錯誤方案進(jìn)行多級優(yōu)化工作。針對基準(zhǔn)程序的實(shí)驗(yàn)分析,實(shí)現(xiàn)基于計(jì)算資源的容錯方案開銷降低為60%左右,利用線程束冗余容錯的性能開銷降低為26%左右。最后根據(jù)本文設(shè)計(jì)的方案建立軟件的可靠性模型以及通過故障注入實(shí)驗(yàn)來評估容錯方案的可靠性。本課題旨在分析GPU在星載系統(tǒng)上的應(yīng)用前景,為提升星載系統(tǒng)的在軌計(jì)算能力提供新思路,本文通過對星載GPU容錯方案的研究,來提高星載系統(tǒng)的可靠性,并且通過故障注入實(shí)驗(yàn)對容錯方案進(jìn)行驗(yàn)證。充分發(fā)揮GPU高性能、低功耗、低成本的優(yōu)勢,為GPU在星載系統(tǒng)上應(yīng)用的進(jìn)一步研究提供了基礎(chǔ),本文對于星載GPU抗SEU技術(shù)研究具有重要的理論與實(shí)踐意義。
【學(xué)位單位】：電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位年份】：2018
【中圖分類】：V446
【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題背景與意義
        1.1.1 課題背景
        1.1.2 星載GPU的可行性分析
        1.1.3 課題研究意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 SEU效應(yīng)發(fā)展
        1.2.2 GPU容錯技術(shù)研究現(xiàn)狀
    1.3 課題主要工作
    1.4 論文的結(jié)構(gòu)安排
第二章 SEU效應(yīng)和容錯技術(shù)基本理論
    2.1 SEU介紹
        2.1.1 SEU產(chǎn)生機(jī)制
        2.1.2 SEU效應(yīng)對星載處理器的影響
    2.2 容錯技術(shù)介紹
        2.2.1 容軟錯誤的基本原理
        2.2.2 硬件容錯技術(shù)
        2.2.3 軟件容錯技術(shù)
            2.2.3.1 進(jìn)程級容錯
            2.2.3.2 線程級容錯
            2.2.3.3 指令級容錯
            2.2.3.4 源代碼級容錯
    2.3 本章小結(jié)
第三章 GPGPU體系結(jié)構(gòu)與CUDA編程模型
    3.1 統(tǒng)一架構(gòu)的GPU體系結(jié)構(gòu)
    3.2 CUDA編程模型與GPU結(jié)構(gòu)映射
        3.2.1 軟件體系
        3.2.2 CUDA編程模型
        3.2.3 CUDA存儲模型
        3.2.4 GPU結(jié)構(gòu)映射模型
    3.3 GPGPU-SIM模擬器與線程執(zhí)行模式
    3.4 本章小結(jié)
第四章 星載GPU抗SEU技術(shù)研究
    4.1 基于TMR-CUDA的GPGPU容錯技術(shù)分析
        4.1.1 基于時間冗余的KERNEL級容錯方案
        4.1.2 基于多GPU的KERNEL級容錯方案
        4.1.3 基于VLIW調(diào)度器的指令級并行容錯方案
        4.1.4 基于計(jì)算資源的BLOCK級容錯方案
        4.1.5 基于線程束WARP級容錯方案
    4.2 比較與投票算法設(shè)計(jì)
    4.3 本章小結(jié)
第五章 星載GPU容錯性能和可靠性分析
    5.1 實(shí)驗(yàn)平臺設(shè)計(jì)
        5.1.1 實(shí)驗(yàn)環(huán)境與平臺參數(shù)設(shè)置
        5.1.2 基準(zhǔn)程序測試
    5.2 實(shí)驗(yàn)性能分析
    5.3 可靠性評估方法研究與結(jié)果分析
        5.3.1 軟件容錯方案的可靠性評估模型
        5.3.2 故障注入與結(jié)果分析
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 全文總結(jié)
    6.2 后續(xù)工作展望
致謝
參考文獻(xiàn)

【參考文獻(xiàn)】

相關(guān)期刊論文 前4條

1 徐丹妮;賀占莊;;一種基于GPU通用計(jì)算的容錯方法[J];微電子學(xué)與計(jì)算機(jī);2014年02期

2 賈佳;楊學(xué)軍;李志凌;;一種基于冗余線程的GPU多副本容錯技術(shù)[J];計(jì)算機(jī)研究與發(fā)展;2013年07期

3 徐新海;楊學(xué)軍;林宇斐;林一松;唐滔;;一種面向CPU-GPU異構(gòu)系統(tǒng)的容錯方法[J];軟件學(xué)報(bào);2011年10期

4 王長河;單粒子效應(yīng)對衛(wèi)星空間運(yùn)行可靠性影響[J];半導(dǎo)體情報(bào);1998年01期

相關(guān)博士學(xué)位論文 前2條

1 熊磊;面向程序級的軟錯誤容錯研究[D];國防科學(xué)技術(shù)大學(xué);2012年

2 辛明瑞;面向空間應(yīng)用的容錯RISC處理器體系結(jié)構(gòu)研究[D];西北工業(yè)大學(xué);2006年

相關(guān)碩士學(xué)位論文 前6條

1 邢千里;GPGPU結(jié)構(gòu)研究與性能分析[D];吉林大學(xué);2017年

2 彭小飛;納米工藝下集成電路的容軟錯誤技術(shù)研究[D];合肥工業(yè)大學(xué);2015年

3 徐毅;面向軟錯誤的源代碼級故障恢復(fù)技術(shù)研究[D];國防科學(xué)技術(shù)大學(xué);2015年

4 費(fèi)亞男;基于動態(tài)可重構(gòu)技術(shù)的FPGA中SEU故障容錯方法研究[D];哈爾濱工業(yè)大學(xué);2013年

5 蔡晶;GPGPU體系結(jié)構(gòu)關(guān)鍵技術(shù)論證及模擬器研究與擴(kuò)展[D];國防科學(xué)技術(shù)大學(xué);2009年

6 張淑燕;基于嵌入式多核平臺的并行冗余線程容錯技術(shù)研究[D];哈爾濱工業(yè)大學(xué);2009年

本文編號：2876617