【摘要】：隨著信息化和智能化的飛速發(fā)展,機(jī)載雷達(dá)逐漸由軍用向民用領(lǐng)域推廣,而動(dòng)目標(biāo)檢測(cè)能力在機(jī)載雷達(dá)領(lǐng)域扮演著重要的角色�？�-時(shí)自適應(yīng)處理(STAP)技術(shù)作為提升機(jī)載雷達(dá)動(dòng)目標(biāo)探測(cè)能力的有效技術(shù)途徑之一,雖然出現(xiàn)在四十多年前,但是世界范圍內(nèi)的興趣仍在高漲。本課題來(lái)源于國(guó)家部委項(xiàng)目,考慮到STAP技術(shù)的雜波回波抑制性能以及實(shí)際工程應(yīng)用中所受到的約束因素,本文對(duì)降維STAP算法的性能以及算法的實(shí)時(shí)實(shí)現(xiàn)等關(guān)鍵技術(shù)進(jìn)行了研究。主要研究?jī)?nèi)容如下:1、基于自適應(yīng)結(jié)構(gòu)降維和固定結(jié)構(gòu)降維設(shè)計(jì)了三多普勒通道聯(lián)合迭代自適應(yīng)處理(3CIAP)算法。全STAP算法雖然可以最大程度地濾除雜波,但是當(dāng)信號(hào)矢量空間維度很大時(shí),計(jì)算復(fù)雜度高,不能直接運(yùn)用到實(shí)際工程中。已有適合工程應(yīng)用的降維STAP算法運(yùn)算資源開銷大,效率低。本文基于上述兩種結(jié)構(gòu)的屬性,提出一種兩級(jí)級(jí)聯(lián)的降維算法。第一級(jí)采用多普勒三通道聯(lián)合自適應(yīng)處理(3DT)對(duì)空-時(shí)二維數(shù)據(jù)進(jìn)行預(yù)濾波,降低系統(tǒng)時(shí)域自由度(DOFs),第二級(jí)采用相關(guān)相減多級(jí)維納濾波器(CSA-MWF),進(jìn)行權(quán)矢量的求解。理論分析和仿真實(shí)驗(yàn)結(jié)果證實(shí)在本設(shè)計(jì)的應(yīng)用背景下,與3DT和全STAP方法相比,該方法的雜波抑制性能損失都在3dB以內(nèi),而計(jì)算量則分別降低接近兩個(gè)數(shù)量級(jí)和二分之一數(shù)量級(jí)以上。2、采用流水線結(jié)構(gòu)實(shí)現(xiàn)空-時(shí)子空間變換和CSA-MWF電路的設(shè)計(jì)�？�-時(shí)子空間變換和CSA-MWF是所提3CIAP算法的兩項(xiàng)關(guān)鍵技術(shù)。前者在實(shí)質(zhì)上相當(dāng)于快速傅里葉變換(FFT)運(yùn)算。通過(guò)分析和對(duì)比現(xiàn)有FFT處理器架構(gòu)的特點(diǎn),同時(shí)兼顧速度、功耗和面積,最終采用流水線的結(jié)構(gòu)對(duì)FFT處理器進(jìn)行設(shè)計(jì)實(shí)現(xiàn),完成128點(diǎn)FFT運(yùn)算。后者按照功能,可以映射成前向遞推模塊、后向遞推模塊和權(quán)值求解模塊。前向遞推模塊對(duì)變換域后的空-時(shí)快拍數(shù)據(jù)完成正交分解,后向遞推模塊對(duì)期望信號(hào)完成后向?yàn)V波處理,權(quán)值求解模塊完成標(biāo)量權(quán)值向最佳權(quán)矢量的轉(zhuǎn)化。各模塊采用流水線結(jié)構(gòu)以加速電路的數(shù)據(jù)處理量。3、基于多片現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)了一種并行處理系統(tǒng)并完成了功能驗(yàn)證。由于單片F(xiàn)PGA資源有限,且雷達(dá)系統(tǒng)對(duì)STAP處理器的實(shí)時(shí)性要求高。本文對(duì)所提3CIAP算法的并發(fā)性和同時(shí)性進(jìn)行了研究,對(duì)算法進(jìn)行子進(jìn)程劃分。結(jié)合算法的工作原理,整體則采用全局流水的方法以提高資源利用率,子進(jìn)程采用局部并行的方案以提高電路的數(shù)據(jù)處理量。本文使用Matlab搭建信號(hào)模型產(chǎn)生回波數(shù)據(jù),通過(guò)Modelsim、ISE和Matlab進(jìn)行聯(lián)合仿真,證實(shí)了設(shè)計(jì)的正確性且最終濾波結(jié)果的相對(duì)誤差控制在10~(-3)數(shù)量級(jí),滿足雷達(dá)系統(tǒng)的精度要求。 【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2018
【分類號(hào)】：V243.2

【圖文】：

圖2.8改善因子與 3CIAP 分解階數(shù)之間的關(guān)系中，Q 表示分解的級(jí)數(shù)，可以看到，3CIAP 方法的雜波抑制能隨著分解級(jí)數(shù)的增加，，性能改善顯著，但當(dāng)分解到一定級(jí)數(shù)趨于恒定，此時(shí)的性能等同于全維分解處理的性能。在此實(shí)施4 級(jí)時(shí)，雜波基本被濾除。同樣對(duì) 3CIAP 處理器的雜波抑制性能進(jìn)行了討論。本實(shí)驗(yàn)中下最優(yōu) STAP、3DT、3CIAP 三種方法的改善因子與歸一化多對(duì)三種方法濾除雜波的能力進(jìn)行對(duì)比。結(jié)合式（2-18）和式優(yōu) STAP、3DT、3CIAP 三種算法的 IF 曲線。

對(duì)三種方法濾除雜波的能力進(jìn)行對(duì)比。結(jié)合式（2-18）和式（2-23），圖2.9 示出了最優(yōu) STAP、3DT、3CIAP 三種算法的 IF 曲線。圖2.9改善因子對(duì)比曲線圖 2.9 中 optimum 表示最優(yōu) STAP，normalized Doppler frequency 表示歸一化多普勒頻率。需要指出的是，3CIAP 的改善因子曲線對(duì)應(yīng)著分解到 14 級(jí)的結(jié)果。3DT 和3CIAP 的采樣樣本數(shù)相同皆為 108，此數(shù)值為最優(yōu) STAP 算法采樣樣本數(shù)的1 12 ，達(dá)到了算法收斂時(shí)所需 IID 樣本數(shù)目的要求。圖中顯示了在分解到 14 級(jí)時(shí)，3DT 和3CIAP 都能在歸一化多普勒頻率等于 0.25 處形成深的凹口，也就是說(shuō) 3CIAP 處理器

【參考文獻(xiàn)】

相關(guān)期刊論文 前10條

1 洪成洋;盛驥松;;基于多級(jí)維納濾波器降維的STAP處理算法性能分析[J];艦船電子對(duì)抗;2015年06期

2 王s

本文編號(hào)：2712024