CPU/GPU異構混合系統(tǒng)是一種新型高性能計算平臺,但現(xiàn)有并行空間插值算法僅依賴CPU或GPU進行加速,迫切需要研究協(xié)同并行空間插值算法以充分利用異構計算資源,進一步提升插值效率。以薄板樣條函數插值為例,提出一種CPU/GPU協(xié)同并行插值算法以加速海量激光雷達（light detector&ranger,LiDAR）點云生成數字高程模型（DEM）。通過插值任務的分解與抽象封裝以屏蔽底層硬件執(zhí)行模式的差異性,同時在多級協(xié)同并行框架基礎上設計了Greedy-SET動態(tài)調度策略,策略顧及底層硬件能力的差異性,以實現(xiàn)異構并行資源的充分利用和良好負載均衡。實驗表明,協(xié)同并行插值算法在高性能工作站上取得19.6倍的加速比,相比單一CPU或GPU并行算法,其效率提升分別達到54%和44%,實現(xiàn)了高效的協(xié)同并行處理。 

【文章來源】：武漢大學學報(信息科學版). 2017,42(12)北大核心

【文章頁數】：8 頁

【部分圖文】：

圖１格網索引與鄰近搜索

圖２ＴＰＳ任務抽象Ｆｉｇ．２ＡｂｓｔｒａｃｔｉｏｎｏｆＴＰＳＴａｓｋ

ｕｔＢｌｏｃｋ類則表示輸出數據單元，包含其邊界、插值點高程等信息。算法執(zhí)行時，數據單元讀取到內存并封裝為對應任務單元，任務單元負責為數據單元構建格網索引。根據處理器的空閑情況，任務調度器將插值任務調度到相應的ＣＰＵ／ＧＰＵ處理單元，任務單元與相應ＣＰＵ／ＧＰＵ插值函數實現(xiàn)了動態(tài)綁定。插值函數調用時通過配置ＣＰＵ／ＧＰＵ工作線程以適應不同性能的異構計算平臺。圖２ＴＰＳ任務抽象Ｆｉｇ．２ＡｂｓｔｒａｃｔｉｏｎｏｆＴＰＳＴａｓｋ３．２協(xié)同并行插值框架如圖３所示，空間劃分形成的數據單元與插值計算封裝組合成任務單元，算法通過構建一個由ＣＰＵ、ＧＰＵ共享可并發(fā)訪問的先進先出（ＦＩＦＯ）隊列對任務單元進行管理。隊列長度可自由設定，算法通過限定隊列長度以保持較低的內存占用。Ｉ／Ｏ線程不斷讀取數據，并將任務單元裝入隊列。任務調度器將任務單元調度到空閑的處理單元進行插值計算，數據讀取與插值計算部分重疊，提高了整體執(zhí)行效率。圖３協(xié)同并行插值框架Ｆｉｇ．３ＦｒａｍｅｗｏｒｋｏｆｔｈｅＣｏｌｌａｂｏｒａｔｉｖｅＰａｒａｌｌｅｌＩｎｔｅｒｐｏｌａｔｉｏｎ為充分挖掘異構平臺的處理器性能，協(xié)同并行插值采用粗細粒度相結合的多級協(xié)同并行框架。在ＣＰＵ端，調度器將不同任務單元調度到１６９０

【參考文獻】：
期刊論文
[1]異構眾核系統(tǒng)及其編程模型與性能優(yōu)化技術研究綜述[J]. 巨濤,朱正東,董小社.  電子學報. 2015(01)
[2]基于CUDA的IDW并行算法及其實驗分析[J]. 劉二永,汪云甲.  地球信息科學學報. 2011(05)
[3]CPU/GPU協(xié)同并行計算研究綜述[J]. 盧風順,宋君強,銀福康,張理論.  計算機科學. 2011(03)
[4]地震疊前時間偏移的一種圖形處理器提速實現(xiàn)方法[J]. 李博,劉國峰,劉洪.  地球物理學報. 2009(01)



本文編號：2983694