隨著電子信息技術(shù)的發(fā)展,移動(dòng)便攜電子設(shè)備不斷進(jìn)入人們生活的各個(gè)方面.應(yīng)用在模數(shù)混合信號(hào)系統(tǒng)的性能也在不斷提高.模數(shù)轉(zhuǎn)換器作為模數(shù)混合信號(hào)系統(tǒng)中核心的組成部分,ADC的性能水平直接決定了使用它的系統(tǒng)的性能水平.由于集成電路元件間匹配精度的限制,在同一工藝條件下,SARADC很難實(shí)現(xiàn)高精度,而Σ-ΔADC采用了過采樣和噪聲整形技術(shù),大大降低了對(duì)元器件匹配的要求,易實(shí)現(xiàn)高精度,但量化器單元電路功耗較高,針對(duì)這些特點(diǎn),提出了一種將SARADC和Σ-ΔADC相結(jié)合的架構(gòu)——2階5位Σ-Δ混合架調(diào)制器.其在傳統(tǒng)Σ-ΔADC的結(jié)構(gòu)上去除Flash型量化器,用低功耗的SAR型ADC作為量化器,保持了Σ-ΔADC的高精度特點(diǎn),基于開關(guān)電容、積分器和采用動(dòng)態(tài)比較器的逐次逼近型ADC來實(shí)現(xiàn).ADC中的積分器采用運(yùn)算跨導(dǎo)放大器(OTA)實(shí)現(xiàn),前饋調(diào)制器中的多位量化器和模擬加法器由SAR模數(shù)轉(zhuǎn)換器實(shí)現(xiàn),模擬無源加法器嵌入到由電容器陣列和動(dòng)態(tài)比較器組成的SAR ADC中,其中動(dòng)態(tài)比較器無靜態(tài)功耗.該芯片基于SMIC 180 nm CMOS工藝設(shè)計(jì)和驗(yàn)證,芯片版圖的有效面積為0.56 mm2.通過對(duì)該調(diào)制器芯片的后...

【文章頁(yè)數(shù)】：5 頁(yè)

圖1本文提出的Σ-調(diào)制器構(gòu)架

圖2本文提出的Σ-Δ調(diào)制器電路結(jié)構(gòu)

圖3可復(fù)用SARADC結(jié)構(gòu)單元電路

圖4積分器單元電路

本文編號(hào)：3887558