芯片的驗(yàn)證工作是芯片制造和測(cè)試中最主要的部分,占據(jù)整個(gè)SOC研發(fā)周期的一半以上。如何高效的完成芯片的驗(yàn)證工作,已經(jīng)變成集成電路(IC,Integrated Circuit)發(fā)展亟待解決的問(wèn)題。本文基于UVM(Universal Verification Methodology)方法學(xué),采用SystemVerilog語(yǔ)言,針對(duì)SM4算法模塊,設(shè)計(jì)了一款靈活、可靠以及可重用性強(qiáng)的驗(yàn)證平臺(tái)。通過(guò)對(duì)BYCD00系列芯片的內(nèi)部架構(gòu)以及芯片中待測(cè)的SM4算法模塊的內(nèi)部結(jié)構(gòu)的研究,將SM4算法模塊在芯片中的通信劃分為兩部分:一部分通過(guò)AHB總線同CPU進(jìn)行通信,另一部分通過(guò)接口信號(hào)同其他模塊進(jìn)行通信。據(jù)此分別建立了針對(duì)AHB總線驅(qū)動(dòng)和其他模塊驅(qū)動(dòng)的兩個(gè)獨(dú)立完整的驗(yàn)證組件,以及針對(duì)兩個(gè)組件的兩組Transaction,將數(shù)據(jù)信息打包以實(shí)現(xiàn)各個(gè)組件間的數(shù)據(jù)高效傳遞;還建立了兩組虛擬接口(virtual interface)用來(lái)實(shí)現(xiàn)驗(yàn)證平臺(tái)和DUT(Design Under Test)之間的信息交互,并采用phase機(jī)制實(shí)現(xiàn)驗(yàn)證平臺(tái)中各組件的有機(jī)聯(lián)動(dòng),方便控制整個(gè)驗(yàn)證平臺(tái)驗(yàn)證工作的啟動(dòng)和結(jié)束。該驗(yàn)證平臺(tái)包...

【文章頁(yè)數(shù)】：94 頁(yè)

【學(xué)位級(jí)別】：碩士

圖4.2fttest加密運(yùn)算仿真波形

圖4.3SM4RAND寄存器定向配置波形

圖4.4SM4RAND寄存器隨機(jī)配置波形

圖4.5mpufail接口仿真波形

本文編號(hào)：3887538