芯片的驗證工作是芯片制造和測試中最主要的部分,占據(jù)整個SOC研發(fā)周期的一半以上。如何高效的完成芯片的驗證工作,已經(jīng)變成集成電路(IC,Integrated Circuit)發(fā)展亟待解決的問題。本文基于UVM(Universal Verification Methodology)方法學(xué),采用SystemVerilog語言,針對SM4算法模塊,設(shè)計了一款靈活、可靠以及可重用性強(qiáng)的驗證平臺。通過對BYCD00系列芯片的內(nèi)部架構(gòu)以及芯片中待測的SM4算法模塊的內(nèi)部結(jié)構(gòu)的研究,將SM4算法模塊在芯片中的通信劃分為兩部分:一部分通過AHB總線同CPU進(jìn)行通信,另一部分通過接口信號同其他模塊進(jìn)行通信。據(jù)此分別建立了針對AHB總線驅(qū)動和其他模塊驅(qū)動的兩個獨(dú)立完整的驗證組件,以及針對兩個組件的兩組Transaction,將數(shù)據(jù)信息打包以實(shí)現(xiàn)各個組件間的數(shù)據(jù)高效傳遞;還建立了兩組虛擬接口(virtual interface)用來實(shí)現(xiàn)驗證平臺和DUT(Design Under Test)之間的信息交互,并采用phase機(jī)制實(shí)現(xiàn)驗證平臺中各組件的有機(jī)聯(lián)動,方便控制整個驗證平臺驗證工作的啟動和結(jié)束。該驗證平臺包...

【文章頁數(shù)】：94 頁

【學(xué)位級別】：碩士

圖4.2fttest加密運(yùn)算仿真波形

圖4.3SM4RAND寄存器定向配置波形

圖4.4SM4RAND寄存器隨機(jī)配置波形

圖4.5mpufail接口仿真波形

本文編號：3887538